公开(公告)号：DE112011102446B4

公开(公告)日：2018-04-26

申请号：DE112011102446

申请日：2011-08-16

Applicant: IBM

Inventor： CHEN FEN ,  YANG CHIH-CHAO ,  LI BAOZHEN

IPC: H01L27/08 ,  H01L21/768 ,  H01L23/522

Abstract: Kondensator, aufweisend:eine Isolierschicht (110) auf einem Substrat, wobei die Isolierschicht eine Durchkontaktierung (114) aufweist, die Seitenwände und einen Boden hat;eine erste Elektrode (118), welche die Seitenwände und mindestens einen Teil des Bodens der Durchkontaktierung überlagert;eine erste dielektrische Materialschicht mit hoher Dielektrizitätskonstante (120), welche die erste Elektrode überlagert;eine erste leitfähige Platte über der ersten dielektrischen Materialschicht mit hoher Dielektrizitätskonstante (120);eine zweite dielektrische Materialschicht mit hoher Dielektrizitätskonstante (126), die ausgebildet ist, um die erste leitfähige Platte zu überlagern und einen verbleibenden Anteil der Durchkontaktierung ungefüllt zu lassen; undeine zweite Elektrode (128), die in dem verbleibenden Anteil der Durchkontaktierung ausgebildet ist, wobei die erste leitfähige Platte im Wesentlichen parallel zu der ersten Elektrode ist und weder mit der ersten noch mit der zweiten Elektrode (128) in Kontakt steht, wobeieine untere Verbindungsebene (102) zwischen dem Substrat und der Isolierschicht (110), wobei die untere Verbindungsebene eine erste dielektrische Schicht (104) aufweist, in die eine erste leitfähige Komponente (206) eingebettet ist; undeine obere Verbindungsebene (134) über der Isolierschicht, wobei die obere Verbindungsebene eine zweite dielektrische Schicht (136) aufweist, in die eine zweite leitfähige Komponente (138) eingebettet ist, wobei die erste Elektrode (118) mit der zweiten leitfähigen Komponente in Kontakt steht und die zweite Elektrode (128) mit der ersten leitfähigen Komponente in Kontakt steht.

公开(公告)号：GB2504879B

公开(公告)日：2014-09-10

申请号：GB201319512

申请日：2012-05-10

Applicant: IBM

Inventor： YANG CHIH-CHAO ,  COHEN STEPHAN A ,  BAOZHEN LI

IPC: H01L23/525

Abstract: A switching device including a first dielectric layer having a first top surface, two conductive features embedded in the first dielectric layer, each conductive feature having a second top surface that is substantially coplanar with the first top surface of the first dielectric layer, and a set of discrete islands of a low diffusion mobility metal between the two conductive features. The discrete islands of the low diffusion mobility metal may be either on the first top surface or embedded in the first dielectric layer. The electric conductivity across the two conductive features of the switching device increases when a prescribed voltage is applied to the two conductive features. A method of forming such a switching device is also provided.

公开(公告)号：GB2507011A

公开(公告)日：2014-04-16

申请号：GB201401202

申请日：2012-03-12

Applicant: IBM

Inventor： PONOTH SHOM ,  HORAK DAVID V ,  KOBURGER CHARLES W ,  YANG CHIH-CHAO

IPC: H01L21/768

Abstract: Embodiments of the present invention provide a structure. The structure includes a plurality of field-effect-transistors having gate stacks formed on top of a semiconductor substrate, the gate stacks having spacers formed at sidewalls thereof; and one or more conductive contacts formed directly on top of the semiconductor substrate and interconnecting at least one source/drain of one of the plurality of field-effect-transistors to at least one source/drain of another one of the plurality of field-effect- transistors, wherein the one or more conductive contacts is part of a low-profile local interconnect that has a height lower than a height of the gate stacks.

公开(公告)号：SG188903A1

公开(公告)日：2013-04-30

申请号：SG2013019146

申请日：2009-07-21

Applicant: IBM

Inventor： GIGNAC LYNNE M ,  HU CHAO-KUN ,  MITTAL SURBHI ,  YANG CHIH-CHAO

Abstract: DISCONTINUOUS/NON-UNIFORM METAL CAP STRUCTURE AND PROCESS FOR INTERCONNECT INTEGRATIONAbstractAn interconnect structure including a noble metal-containing cap that is present at least on some portion of an upper surface of at least one conductive material that is embedded within an interconnect dielectric material is provided. In one embodiment, the noble metal-containing cap is discontinuous, e.g., exists as nuclei or islands on the surface of the at least one conductive material. In another embodiment, the noble metal-containing cap has a non-uniform thickness across the surface of the at least one conductive material.Fig. 4E

公开(公告)号：MX2012008755A

公开(公告)日：2012-09-07

申请号：MX2012008755

申请日：2011-03-21

Applicant: IBM

Inventor： HORAK DAVID V ,  NOGAMI TAKESHI ,  PONOTH SHOM ,  YANG CHIH-CHAO

IPC: H01L23/48

Abstract: Se proporcionan estructuras de interconexión que tienen capuchones dieléctricos autoalineados. Se forma al menos un nivel de metalización sobre un sustrato. Un capuchón o tapa dieléctrica es depositada selectivamente sobre el nivel de metalización.

公开(公告)号：DE112016000182T5

公开(公告)日：2017-08-24

申请号：DE112016000182

申请日：2016-01-04

Applicant: IBM

Inventor： HE HONG ,  YANG CHIH-CHAO ,  LI JUNTAO ,  WANG JUNLI

IPC: H01L21/28

Abstract: Ein Verfahren zum Herstellen eines Ersatz-Metall-Gates in einem Transistor-Bauelement, ein Grat-Feldeffekttransistor (FinFET) und ein Verfahren zum Herstellen eines FinFET-Bauelements mit dem Ersatz-Metall-Gate werden beschrieben. Zu dem Verfahren zum Herstellen eines Ersatz-Metall-Gates zählen, ein Ausbilden einer Platzhalter-Gate-Struktur (140) über einem Substrat (110), wobei die Platzhalter-Gate-Struktur (140) von einer isolierenden Schicht (120) umgeben ist, sowie ein Entfernen der Platzhalter-Gate-Struktur (140), um einen Graben (121) innerhalb der isolierenden Schicht (120) freizulegen. Zu dem Verfahren zählen außerdem ein einpassendes Aufbringen einer dielektrischen Materialschicht (160) und einer Austrittsarbeitsmetallschicht (170) über der isolierenden Schicht (120) und in dem Graben (121) sowie ein Entfernen der dielektrischen Materialschicht (160) und einer Austrittsarbeitsmetallschicht (170) von einer Kopffläche der isolierenden Schicht (120), ein Vertiefen der Austrittsarbeitsmetallschicht (170) unter eine Oberseite des Grabens (121), sowie ein selektives Ausbilden eines Gate-Metalls (190) nur auf freigelegten Oberflächen der Austrittsarbeitsmetallschicht (170).

公开(公告)号：GB2507011B

公开(公告)日：2015-06-10

申请号：GB201401202

申请日：2012-03-12

Applicant: IBM

Inventor： PONOTH SHOM ,  HORAK DAVID V ,  KOBURGER CHARLES W ,  YANG CHIH-CHAO

IPC: H01L21/8234

Abstract: Embodiments of the present invention provide a structure. The structure includes a plurality of field-effect-transistors having gate stacks formed on top of a semiconductor substrate, the gate stacks having spacers formed at sidewalls thereof; and one or more conductive contacts formed directly on top of the semiconductor substrate and interconnecting at least one source/drain of one of the plurality of field-effect-transistors to at least one source/drain of another one of the plurality of field-effect-transistors, wherein the one or more conductive contacts is part of a low-profile local interconnect that has a height lower than a height of the gate stacks.

公开(公告)号：GB2497484B

公开(公告)日：2014-04-23

申请号：GB201305594

申请日：2011-08-16

Applicant: IBM

Inventor： CHEN FEN ,  YANG CHIH-CHAO ,  LI BAOZHEN

IPC: H01L23/522 ,  H01L49/02

公开(公告)号：GB2504418A

公开(公告)日：2014-01-29

申请号：GB201319175

申请日：2012-04-04

Applicant: IBM

Inventor： YANG CHIH-CHAO ,  GATES STEPHEN M ,  LI BAOZHEN ,  EDELSTEIN DANIEL C

IPC: H01L23/525

Abstract: An improved electrical-fuse (e-fuse) device (200) including a dielectric layer (102) having a first top surface (108), two conductive features (104, 106) embedded in the dielectric layer (102) and a fuse element (122). Each conductive feature (104, 106) has a second top surface (110, 112) and a metal cap (114, 116) directly on the second top surface (110, 112). Each metal cap (114, 116) has a third top surface (118, 120) that is above the first top surface (108) of the dielectric layer (102). The fuse element (122) is on the third top surface (118, 120) of each metal cap (114, 116) and on the first top surface (108) of the dielectric layer (102). A method of forming the e-fuse device (200) is also provided.

公开(公告)号：DE112011101750T5

公开(公告)日：2013-07-18

申请号：DE112011101750

申请日：2011-07-13

Applicant: IBM

Inventor： MCFEELY FENTON READ ,  YANG CHIH-CHAO

IPC: H01L23/532 ,  H01L21/768

Abstract: Es werden Techniken zur Verbesserung der Leitfähigkeit von mit Kupfer (Cu) gefüllten Durchkontaktierungen bereitgestellt. In einem Aspekt wird ein Verfahren zur Fertigung einer Cu-gefüllten Durchkontaktierung bereitgestellt. Das Verfahren schließt die folgenden Schritte ein. Eine Durchkontaktierung wird in ein Dielektrikum geätzt. Die Durchkontaktierung wird mit einer Diffusionsbarriere ausgekleidet. Eine dünne Ruthenium(Ru)-Schicht wird konform auf der Diffusionsbarriere abgeschieden. Eine dünne Cu-Keimschicht wird auf der Ru-Schicht abgeschieden. Ein erstes Glühen wird durchgeführt, um eine Korngröße der Cu-Keimschicht zu erhöhen. Die Durchkontaktierung wird mit zusätzlichem Cu gefüllt. Ein zweites Glühen wird durchgeführt, um die Korngröße des zusätzlichen Cu zu erhöhen.