公开(公告)号：DE102004011234A1

公开(公告)日：2005-09-22

申请号：DE102004011234

申请日：2004-03-04

Applicant: INFINEON TECHNOLOGIES AG

Inventor： KELLNER-WERDEHAUSEN UWE ,  NIEDERNOSTHEIDE FRANZ-JOSEF ,  SCHULZE HANS-JOACHIM

IPC: H01L21/265 ,  H01L21/332 ,  H01L29/74

Abstract: The method involves sequently arranging a p-doped emitter, an n-doped base, a p-doped base (6) and an n-doped main emitter in a semiconductor body. An ignition stage structure has an ignition stage that exhibits a n-doped auxiliary emitter (51). The emitter (51) forms a pn-junction with the p-doped base, such that particles are brought into the auxiliary emitter within a single step of irradiation.

公开(公告)号：DE102004005084A1

公开(公告)日：2005-08-18

申请号：DE102004005084

申请日：2004-02-02

Applicant: INFINEON TECHNOLOGIES AG

Inventor： SCHULZE HANS-JOACHIM ,  NIEDERNOSTHEIDE FRANZ-JOSEF ,  SOELKNER GERALD

IPC: H01L29/36 ,  H01L29/739 ,  H01L29/74 ,  H01L29/76 ,  H01L29/861 ,  H01L29/868

Abstract: Semiconductor component (1) comprises two contacting regions (2,3), between which is fitted semiconductor volume (4), within which can be generated current flow. From first (L) to second contacting region (3), or vice versa. Semiconductor volume and/or contacting regions are so designed that local current flow cross-section of locally increased current flow, caused by current filamenting, is enlarged, at least in partial regions of semiconductor volume.

公开(公告)号：DE10214176A1

公开(公告)日：2003-10-23

申请号：DE10214176

申请日：2002-03-28

Applicant: INFINEON TECHNOLOGIES AG

Inventor： SCHULZE HANS-JOACHIM ,  KARTAL VELI ,  NIEDERNOSTHEIDE FRANZ-JOSEF

IPC: H01L21/266 ,  H01L29/08 ,  H01L29/739 ,  H01L29/78 ,  H01L29/861 ,  H01L29/868 ,  H01L29/772 ,  H01L21/335

Abstract: Semiconductor component comprises a doped first semiconductor zone (12) of first conductivity (p), a second semiconductor zone (14) of second conductivity (n) connected to the first zone, a third semiconductor zone (18) connected to the second zone, and a stop zone (16) of second conductivity arranged in the second semiconductor zone at a distance from the third semiconductor zone. The stop zone has several lateral zones. The distance between the stop zone and the third semiconductor zone is less than the distance between the stop zone and the first semiconductor zone. An Independent claim is also included for a process for the production of a stop zone in a doped zone of a semiconductor body.

公开(公告)号：DE102013106946B4

公开(公告)日：2022-03-17

申请号：DE102013106946

申请日：2013-07-02

Applicant: INFINEON TECHNOLOGIES AG

Inventor： GAWLINA YVONNE ,  NIEDERNOSTHEIDE FRANZ-JOSEF ,  SCHULZE HANS-JOACHIM

IPC: H01L29/36 ,  H01L21/3215 ,  H01L29/06 ,  H01L29/66

Abstract: Verfahren zum Bilden einer lateral variierenden n-Typ-Dotierungskonzentration, das Folgendes umfasst:- Bereitstellen eines Halbleiterwafers (40), der eine erste Oberfläche (101), eine der ersten Oberfläche (101) gegenüber angeordnete zweite Oberfläche (102) und eine erste n-Typ-Halbleiterschicht (1) mit einer ersten maximalen Dotierungskonzentration umfasst;- Bilden einer zweiten n-Typ-Halbleiterschicht (2) mit einer maximalen Dotierungskonzentration, die höher als die erste maximale Dotierungskonzentration ist, in der ersten n-Typ-Halbleiterschicht (1), wobei das Bilden der zweiten n-Typ-Halbleiterschicht (2) Implantieren von Protonen mit einer ersten maximalen Energie in die erste n-Typ-Halbleiterschicht (1) umfasst; und- lokales Behandeln der zweiten Oberfläche (102) mit einem Wasserstoffplasma unter Verwendung einer auf der zweiten Oberfläche (102) gebildeten strukturierten Maske (9).

公开(公告)号：DE102014005879B4

公开(公告)日：2021-12-16

申请号：DE102014005879

申请日：2014-04-16

Applicant: INFINEON TECHNOLOGIES AG

Inventor： NIEDERNOSTHEIDE FRANZ-JOSEF ,  PFAFFENLEHNER MANFRED ,  SCHULZE HANS-JOACHIM ,  SCHULZE HOLGER ,  UMBACH FRANK ,  WEISS CHRISTOPH

IPC: H01L29/06 ,  H01L29/739 ,  H01L29/78 ,  H01L29/861

Abstract: Vertikale Halbleitervorrichtung (100-400, 600-800), die Folgendes umfasst:- einen Halbleiterkörper (40) der Folgendes umfasst: eine erste Oberfläche (101); eine zweite Oberfläche (102), die der ersten Oberfläche gegenüber liegt einen Rand (41), der sich in einer vertikalen Richtung, die orthogonal zu der ersten Oberfläche ist, erstreckt; einen aktiven Bereich (110); einen peripheren Bereich (120), der in einer horizontalen Richtung, die parallel zu der ersten Oberfläche ist, zwischen dem aktiven Bereich und dem Rand angeordnet ist; einen pn-Übergang (14), der benachbart zur ersten Oberfläche angeordnet ist und sich von dem aktiven Bereich in den peripheren Bereich erstreckt;- eine erste Metallisierung (10) auf der ersten Oberfläche (101) und eine erste dielektrische Schicht (5) zwischen dem Halbleiterkörper (40) und der ersten Metallisierung (10), wobei die erste Metallisierung (10) in ohmschem Kontakt mit einem Halbleitergebiet (2a) im Halbleiterkörper (40) ist, wobei die Halbleitervorrichtung im peripheren Bereich (120) ferner Folgendes umfasst:- ein erstes leitfähiges Gebiet (20, 21), das benachbart zur ersten Oberfläche (101) angeordnet ist und von einem ersten Teil der ersten Metallisierung (10) gebildet wird;- ein zweites leitfähiges Gebiet (22), das benachbart zur ersten Oberfläche angeordnet ist und in horizontaler Richtung zwischen dem ersten leitfähigen Gebiet (20, 21) und dem Rand (41) angeordnet ist und von einem zweiten Teil der ersten Metallisierung (10) gebildet wird;- wobei die erste dielektrische Schicht (5) zwischen dem Halbleiterkörper und dem ersten leitfähigen Gebiet (20, 21) und dem zweiten leitfähigen Gebiet (22) angeordnet ist, und wobei das erste leitfähige Gebiet (20, 21) und das zweite leitfähige Gebiet (22) jeweils eine vertikale Ausdehnung oberhalb der ersten dielektrischen Schicht (5) aufweisen, die mit einer vertikalen Ausdehnung der ersten Metallisierung (10) oberhalb der ersten dielektrischen Schicht (5) übereinstimmt; und- eine Passivierungsstruktur (6, 7) mit einer ersten und einer zweiten Passivierungsschicht (6, 7), die in einem vertikalen Querschnitt Folgendes umfasst: einen ersten Abschnitt, der zumindest teilweise das erste leitfähige Gebiet (20, 21) bedeckt und durch einen von der ersten und zweiten Passivierungsschicht (6, 7) gebildeten Stapel gebildet wird, wobei die erste Passivierungsschicht (6) direkt das erste leitfähige Gebiet (20, 21) bedeckt und die zweite Passivierungsschicht (7) auf der ersten Passivierungsschicht (6) angeordnet ist, und einen zweiten Abschnitt, der zumindest teilweise das zweite leitfähige Gebiet (22) bedeckt und durch die zweite Passivierungsschicht (7) aebildet wird. welche das zweite leitfähiae Gebiet direkt bedeckt, sodass der erste Abschnitt eine erste Dicke aufweist, die sich von einer zweiten Dicke des zweiten Abschnitts unterscheidet.

公开(公告)号：DE102016112020B4

公开(公告)日：2021-04-22

申请号：DE102016112020

申请日：2016-06-30

Applicant: INFINEON TECHNOLOGIES AG

Inventor： MAUDER ANTON ,  NIEDERNOSTHEIDE FRANZ-JOSEF ,  SANDOW CHRISTIAN

IPC: H01L29/739 ,  H01L29/78

Abstract: Eine Leistungshalbleitervorrichtung (1), umfassend:- einen Halbleiterkörper (10), der an eine erste Lastanschlussstruktur (11) und an eine zweite Lastanschlussstruktur (12) gekoppelt ist und ausgebildet ist, einen Laststrom (15) zu führen;- eine erste Zelle (141) und eine zweite Zelle (142), die jeweils auf der einen Seite elektrisch mit der ersten Lastanschlussstruktur (11) verbunden sind und auf der anderen Seite elektrisch mit einer Driftregion (100) des Halbleiterkörpers (10) verbunden sind, wobei die Driftregion (100) Dotanden eines ersten Leitfähigkeitstyps umfasst;- eine erste Mesa (101), die in der ersten Zelle (141) enthalten ist, wobei die erste Mesa (101) enthält: eine erste Anschlussregion (1011), die Dotanden des ersten Leitfähigkeitstyps hat und elektrisch mit der ersten Lastanschlussstruktur (11) verbunden ist, und eine erste Kanalregion (1012), die an die Driftregion (100) gekoppelt ist;- eine zweite Mesa (102), die in der zweiten Zelle (142) enthalten ist, wobei die zweite Mesa (102) enthält: eine zweite Anschlussregion (1021), die Dotanden eines zweiten Leitfähigkeitstyps hat und elektrisch mit der ersten Lastanschlussstruktur (11) verbunden ist, und eine zweite Kanalregion (1022), die an die Driftregion (100) gekoppelt ist;- wobei jede der ersten Mesa (101) und der zweiten Mesa (102) durch eine Isolationsstruktur (133) in einer lateralen Richtung (X) senkrecht zu einer Richtung (Z) des Laststroms (15) innerhalb der jeweiligen Mesa (101,102) räumlich begrenzt ist und in dieser lateralen Richtung (X) eine totale Ausdehnung (DX13; DX23) von weniger als 100 nm aufweist; wobei in der Isolationsstruktur (133) Folgendes untergebracht ist:- eine Steuerelektrodenstruktur (131, 132) zum Steuern des Laststroms (15) innerhalb der ersten Mesa (101) und der zweiten Mesa (102), wobei die Steuerelektrodenstruktur (131, 132) von der ersten Lastanschlussstruktur (11) elektrisch isoliert ist; und- eine Führungselektrode (134), die von der Steuerelektrodenstruktur (131, 132) elektrisch isoliert ist und zwischen der ersten Mesa (101) und der zweiten Mesa (102) angeordnet ist.

公开(公告)号：DE102017105713B4

公开(公告)日：2018-11-22

申请号：DE102017105713

申请日：2017-03-16

Applicant: INFINEON TECHNOLOGIES AG

Inventor： BASLER THOMAS ,  SCHULZE HANS-JOACHIM ,  NIEDERNOSTHEIDE FRANZ-JOSEF ,  LAVEN JOHANNES GEORG ,  BABURSKE ROMAN

IPC: H01L27/07 ,  H01L23/62 ,  H01L29/739 ,  H01L29/78

Abstract: Transistorbauelemente werden beschrieben, die einen ersten Transistor (10) und einen zweiten Transistor (11) umfassen. Der zweite Transistor (11) basiert auf einem Halbleitermaterial mit hoher Bandlücke. Der zweite Transistor besitzt eine niedrigere Durchbruchspannung als der erste Transistor über einen vorbestimmten Arbeitsbereich hinweg. Der vorbestimmte Arbeitsbereich umfasst mindestens einen Arbeitsbereich, für den das Transistorbauelement spezifiziert ist.

公开(公告)号：DE102015117994B8

公开(公告)日：2018-08-23

申请号：DE102015117994

申请日：2015-10-22

Applicant: INFINEON TECHNOLOGIES AG

Inventor： MAUDER ANTON ,  NIEDERNOSTHEIDE FRANZ-JOSEF ,  SANDOW CHRISTIAN PHILIPP

IPC: H01L29/78 ,  H01L21/331 ,  H01L21/336 ,  H01L29/06 ,  H01L29/739

公开(公告)号：DE102016112019A1

公开(公告)日：2018-01-04

申请号：DE102016112019

申请日：2016-06-30

Applicant: INFINEON TECHNOLOGIES AG

Inventor： MAUDER ANTON ,  PFIRSCH FRANK ,  NIEDERNOSTHEIDE FRANZ-JOSEF ,  SANDOW CHRISTIAN

IPC: H01L29/739 ,  H01L29/78

Abstract: Eine Leistungshalbleitervorrichtung (1), umfassend: einen Halbleiterkörper (10), der an eine erste Lastanschlussstruktur (11) und an eine zweite Lastanschlussstruktur (12) gekoppelt ist und ausgebildet ist, einen Laststrom (15) zu führen; eine erste Zelle (141) und eine zweite Zelle (142), die jeweils ausgebildet sind, den Laststrom (15) zu steuern, und die jeweils auf der einen Seite elektrisch mit der ersten Lastanschlussstruktur (11) verbunden sind und auf der anderen Seite elektrisch mit einer Driftregion (100) des Halbleiterkörpers (10) verbunden sind, wobei die Driftregion (100) Dotanden eines ersten Leitfähigkeitstyps umfasst; eine erste Mesa (101), die in der ersten Zelle (141) enthalten ist, wobei die erste Mesa (101) enthält: eine erste Anschlussregion (1011), die Dotanden des ersten Leitfähigkeitstyps hat und elektrisch mit der ersten Lastanschlussstruktur (11) verbunden ist, und eine erste Kanalregion (1012), die an die Driftregion (100) gekoppelt ist; eine zweite Mesa (102), die in der zweiten Zelle (142) enthalten ist, wobei die zweite Mesa (102) enthält: eine zweite Anschlussregion (1021), die Dotanden eines zweiten Leitfähigkeitstyps hat und elektrisch mit der ersten Lastanschlussstruktur (11) verbunden ist, und eine zweite Kanalregion (1022), die an die Driftregion (100) gekoppelt ist; wobei jede der ersten Mesa (101) und der zweiten Mesa (102) durch eine erste Isolationsstruktur (133) in einer Richtung (X) senkrecht zu einer Richtung (Z) des Laststroms (15) innerhalb der jeweiligen Mesa (101, 102) räumlich begrenzt ist und in dieser Richtung (X) eine totale Ausdehnung (DX13; DX23) von weniger als 100 nm aufweist. Die Leistungshalbleitervorrichtung (1) umfasst ferner eine dritte Zelle (143), die auf der einen Seite elektrisch mit der zweiten Lastanschlussstruktur (12) verbunden ist und auf der anderen Seite elektrisch mit der Driftregion (100) verbunden ist; wobei die dritte Zelle (143) eine dritte Mesa (105) enthält, die Folgendes umfasst: eine dritte Anschlussregion (1051), die Dotanden des ersten Leitfähigkeitstyps hat und elektrisch mit der zweiten Lastanschlussstruktur (12) verbunden ist; eine dritte Kanalregion (1052), die an die Driftregion (100) gekoppelt ist; und eine dritte Steuerelektrode (135), die durch eine zweite Isolationsstruktur (134) von der dritten Mesa (105) isoliert ist.

公开(公告)号：DE102015213630A1

公开(公告)日：2017-01-26

申请号：DE102015213630

申请日：2015-07-20

Applicant: INFINEON TECHNOLOGIES AG

Inventor： SCHULZE HANS-JOACHIM ,  NIEDERNOSTHEIDE FRANZ-JOSEF ,  HÜSKEN HOLGER ,  VOSS STEPHAN ,  SCHÄFER CARSTEN DR ,  ROTH ROMAN ,  PFIRSCH FRANK ,  SANDOW CHRISTIAN DR

IPC: H01L29/739 ,  H01L29/12 ,  H01L29/78 ,  H01L29/861

Abstract: Es wird eine Halbleitervorrichtung (1) präsentiert, die ein Source-Gebiet (104), das elektrisch mit einem ersten Lastanschluss (E) der Halbleitervorrichtung (1) verbunden ist, und ein Driftgebiet (101), das ein erstes Halbleitermaterial (M1) mit einer ersten Bandlücke aufweist, wobei das Driftgebiet (101) Dotierungsstoffe eines ersten Leitfähigkeitstyps aufweist und dafür ausgelegt ist, zumindest einen Teil eines Laststroms zwischen dem ersten Lastanschluss (E) und einem zweiten Lastanschluss (C) der Halbleitervorrichtung (1) zu tragen, aufweist. Die Halbleitervorrichtung (1) umfasst ferner ein Halbleiter-Body-Gebiet (102), das Dotierungsstoffe eines zum ersten Leitfähigkeitstyp komplementären zweiten Leitfähigkeitstyps aufweist und elektrisch mit dem ersten Lastanschluss (E) verbunden ist, wobei ein Übergang zwischen dem Halbleiter-Body-Gebiet (102) und dem Driftgebiet (101) einen pn-Übergang (103) bildet, wobei der pn-Übergang (103) dafür ausgelegt ist, eine zwischen den ersten Lastanschluss (E) und den zweiten Lastanschluss (C) gelegte Spannung zu blockieren. Das Halbleiter-Body-Gebiet (102) isoliert das Source-Gebiet (104) vom Driftgebiet (101) und weist eine Zone (102-2) mit einer verkleinerten Bandlücke auf, die ein zweites Halbleitermaterial (M2) mit einer zweiten Bandlücke, die kleiner als die erste Bandlücke ist, aufweist, wobei die Zone (102-2) mit einer verkleinerten Bandlücke im Halbleiter-Body-Gebiet (102) angeordnet ist, so dass die Zone (102-2) mit einer verkleinerten Bandlücke und das Source-Gebiet (104) in einem Querschnitt entlang einer vertikalen (Z)-Richtung wenigstens einen von einem gemeinsamen lateralen Erstreckungsbereich (LR) entlang einer ersten lateralen (X)-Richtung und einem gemeinsamen vertikalen Erstreckungsbereich (VR) entlang der vertikalen (Z)-Richtung aufweisen.