公开(公告)号：KR102101841B1

公开(公告)日：2020-04-17

申请号：KR1020130128773

申请日：2013-10-28

Applicant: 삼성전자주식회사

Inventor： 남필욱 ,  양준규 ,  안재영 ,  유동철 ,  임헌형 ,  황기현

IPC: H01L27/115 ,  H01L21/8247

公开(公告)号：KR1020160038161A

公开(公告)日：2016-04-07

申请号：KR1020140130240

申请日：2014-09-29

Applicant: 삼성전자주식회사

Inventor： 장병현 ,  유동철 ,  안재영 ,  임헌형

IPC: H01L27/115 ,  H01L21/8247 ,  H01L29/788

CPC classification number: H01L29/495 ,  H01L27/11582 ,  H01L27/11521

Abstract: 3차원반도체메모리소자는기판상에수직으로연장된수직채널구조체, 상기수직채널구조체를둘러싸며상기기판상에수직으로적층된층간절연막들, 상기수직채널구조체를둘러싸며상기층간절연막들사이에배치되고, 상기수직채널구조체에인접한라운드진모서리를포함하는게이트전극들, 및상기게이트전극들및 상기수직채널구조체사이에배치된보조게이트절연패턴들을포함하되, 상기수직채널구조체와접촉하는상기보조게이트절연패턴들의측면들과상기수직채널구조체와접촉하는상기층간절연막들의측면들은공면을이룰수 있다.

Abstract translation: 本发明涉及三维存储器件，其包括：垂直延伸在衬底上的垂直沟道结构; 围绕垂直沟道结构并垂直层压在衬底上的层间绝缘层; 围绕垂直沟道结构的栅电极，设置在层间绝缘层之间，并且包括与垂直沟道结构相邻的圆边缘; 以及设置在栅电极和垂直沟道结构之间的辅助栅极绝缘图案。 与垂直沟道结构接触的辅助栅极绝缘图案的侧面和与垂直沟道结构接触的层间绝缘层的侧面是共面的。

公开(公告)号：KR1020160026572A

公开(公告)日：2016-03-09

申请号：KR1020140115690

申请日：2014-09-01

Applicant: 삼성전자주식회사

Inventor： 노영진 ,  박광민 ,  서은성 ,  송영창 ,  안재영 ,  임헌형 ,  최지훈

IPC: H01L21/02

CPC classification number: H01J37/3244 ,  H01J37/32091 ,  H01J37/32522 ,  H01J37/32779

Abstract: 본발명의기술적사상의기판처리장치는수평자세로탑재된기판을복수개적층하여처리하는처리실과, 상기처리실의내벽을따라상기기판의적층방향으로설치된처리가스공급노즐을통해상기처리실내부의상기기판을처리하도록처리가스를공급하는처리가스공급유닛과, 상기처리실내부를배기하도록구성된배기유닛; 및상기처리실의둘레방향으로설치된블록가스분사인젝터를통해상기처리실내부의상기처리가스의흐름을제어하는블록가스를공급할수 있는블록가스공급유닛을포함한다.

Abstract translation: 根据本发明，一种用于处理基板的设备包括：堆叠和处理多个水平加载的基板的处理室; 处理气体供给单元，其通过沿着处理室的内壁设置在基板的堆叠方向上的处理气体供给喷嘴供给处理气体，以处理处理室内部的基板; 以及从处理室的内部排出气体的排气单元; 以及块状气体供给单元，其通过在所述处理室的周向安装的块状气体喷射喷射器来供给控制处理室内的处理气体的流动的块状气体。

公开(公告)号：KR1020150110142A

公开(公告)日：2015-10-02

申请号：KR1020140034124

申请日：2014-03-24

Applicant: 삼성전자주식회사

Inventor： 이웅 ,  안경원 ,  양철규 ,  임헌형 ,  황기현

IPC: H01L21/683 ,  H01L21/677 ,  H01L21/673

CPC classification number: H01L21/67309 ,  H01L21/6875 ,  H01L21/68771 ,  H01L21/68785

Abstract: 기판로딩용보트가제공된다. 상기기판로딩용보트는, 제1 방향으로연장되어형성되는지지기둥및 지지기둥에부착되어반도체기판을지지하고, 제1 방향과교차하는제2 방향으로돌출되도록형성되는지지로드를포함하고, 지지로드는, 반도체기판과접촉하고, 제2 방향으로이격되어형성되는복수의접촉부와, 복수의접촉부를연결하도록형성되고, 반도체기판과비접촉하는연결부를포함한다.

Abstract translation: 提供用于装载基板的船。 用于装载基板的船包括：沿第一方向延伸的支撑柱; 以及支撑杆，其附接到所述支撑柱以支撑半导体衬底并且沿与所述第一方向交叉的第二方向突出。 所述支撑杆包括：多个接触部件，其与所述半导体基板接触并且在所述第二方向上间隔开; 以及与多个接触部分连接并且不与半导体衬底接触的连接部分。

公开(公告)号：KR1020140047933A

公开(公告)日：2014-04-23

申请号：KR1020120114307

申请日：2012-10-15

Applicant: 삼성전자주식회사

Inventor： 김정환 ,  김성길 ,  김홍석 ,  연국현 ,  임헌형

IPC: H01L21/8247 ,  H01L27/115

CPC classification number: H01L21/76224 ,  H01L21/28273 ,  H01L21/32155 ,  H01L21/764 ,  H01L27/11524 ,  H01L21/7682 ,  H01L27/11521

Abstract: Provided are a semiconductor device and a manufacturing method thereof. The method for manufacturing the semiconductor device comprises forming, on a substrate, a polysilicon film in which a P-conductive first impurity is doped; forming polysilicon patterns and a trench by etching the polysilicon film and the substrate; covering part of the trench, and forming a device separation pattern which covers lower sides of the polysilicon patterns; heating the polysilicon patterns exposed by the device separation pattern under the atmosphere of response gas comprising a P-conductive second impurity; forming a dielectric film and a conductive film on the polysilicon patterns and the device separation pattern; and forming a control gate, a dielectric pattern, and floating gates by etching the conductive film, the dielectric film, and the polysilicon patterns in one direction.

Abstract translation: 提供半导体器件及其制造方法。 制造半导体器件的方法包括在衬底上形成掺杂P导电的第一杂质的多晶硅膜; 通过蚀刻多晶硅膜和衬底形成多晶硅图案和沟槽; 覆盖沟槽的一部分，并形成覆盖多晶硅图案的下侧的器件分离图案; 在包括P导电的第二杂质的响应气体的气氛下加热由器件分离图案暴露的多晶硅图案; 在多晶硅图案和器件分离图案上形成电介质膜和导电膜; 以及通过在一个方向上蚀刻导电膜，电介质膜和多晶硅图案来形成控制栅极，电介质图案和浮置栅极。

公开(公告)号：KR100845001B1

公开(公告)日：2008-07-09

申请号：KR1020060127089

申请日：2006-12-13

Applicant: 삼성전자주식회사

Inventor： 노영진 ,  구본영 ,  김철성 ,  지정근 ,  임헌형 ,  이웅

IPC: H01L21/31

Abstract: 절연 구조물의 형성 방법 및 이를 이용한 반도체 장치의 제조 방법이 개시된다. 적어도 1회의 산화 공정을 수행하여 기판과 같은 대상체 상에 적어도 하나의 산화막을 형성한 다음, 적어도 하나의 산화막에 대하여 적어도 1회의 질화 공정을 수행하여 산화막의 적어도 일부를 변화시켜 적어도 하나의 질화막을 형성한다. 절연 구조물의 중앙부와 에지 부분을 포함하는 주변부 사이의 두께 차이가 실질적으로 없기 때문에 균일하고 우수한 절연 특성을 확보할 수 있다. 이러한 절연 구조물을 반도체 장치의 터널 절연막으로 적용할 경우, 반도체 장치의 각 셀들의 문턱 전압들의 산포를 균일하게 하여 프로그래밍 동작 및 소거 동작 시에 반도체 장치의 내구성 및 전기적인 특성을 개선할 수 있다.

公开(公告)号：KR100843244B1

公开(公告)日：2008-07-02

申请号：KR1020070038327

申请日：2007-04-19

Applicant: 삼성전자주식회사

Inventor： 김정환 ,  임헌형 ,  김태현 ,  남궁현 ,  남석우 ,  김용석

IPC: H01L21/335 ,  H01L21/8247

CPC classification number: H01L29/785 ,  H01L21/28282 ,  H01L21/308 ,  H01L21/76224 ,  H01L21/76232 ,  H01L21/823481 ,  H01L27/115 ,  H01L27/11521 ,  H01L27/11568 ,  H01L29/0649 ,  H01L29/0653 ,  H01L29/0657 ,  H01L29/1079 ,  H01L29/42352 ,  H01L29/66818 ,  H01L29/66833 ,  H01L29/7851 ,  H01L29/7854 ,  H01L2029/7858

Abstract: A semiconductor device and a manufacturing method thereof are provided to enhance operational performance by increasing a surface area of an active region. An isolation layer(110) is formed on a semiconductor substrate(105) in order to define an active region(115). A plurality of recess processes are repeatedly performed to recess the isolation layer in order to expose edge parts of the active region. A plurality of rounding processes are repeatedly performed to round the edge parts of the active region. The rounding processes are performed between the recess process and the recess process. The recess processes are performed by using wet-etch processes or dry-etch processes. The rounding processes are performed to etch edge parts of the active region.

Abstract translation: 提供半导体器件及其制造方法，以通过增加有源区的表面积来提高操作性能。 为了限定有源区（115），在半导体衬底（105）上形成隔离层（110）。 重复执行多个凹陷处理以使隔离层凹陷以暴露活性区域的边缘部分。 重复执行多个舍入处理以围绕有源区域的边缘部分。 在凹进过程和凹进过程之间进行舍入处理。 通过使用湿蚀刻工艺或干蚀刻工艺来执行凹陷工艺。 执行舍入处理以蚀刻活性区域的边缘部分。

公开(公告)号：KR100655774B1

公开(公告)日：2006-12-11

申请号：KR1020040082048

申请日：2004-10-14

Applicant: 삼성전자주식회사

Inventor： 유영섭 ,  박재영 ,  이현덕 ,  임기빈 ,  신원식 ,  형용우 ,  임헌형 ,  장원준 ,  남석우

IPC: H01L27/108 ,  H01L21/31

CPC classification number: H01L21/31116 ,  H01L28/91

Abstract: 다양한 식각 용액에 대하여 매우 우수한 내성을 갖는 식각 저지 구조물 및 이를 포함하는 반도체 장치가 개시된다. 하부 구조물을 포함하는 기판 상에 하프늄 산화물 또는 알루미늄 산화물을 포함하는 금속 산화물층을 형성한 후, 금속 산화물층을 약 200∼900℃의 온도에서 열처리하여 식각 저지 구조물을 형성한다. 적어도 산화막 및 질화막을 식각하는 식각 용액에 대하여 극히 우수한 내성을 갖는 금속 산화물층을 포함하는 식각 저지 구조물을 적용하여, 반도체 장치의 여러 가지 구조를 형성하기 위한 다양한 식각 공정 동안 식각 저지 구조물 아래에 위치하는 하부 구조물을 식각 손상 없이 안정적으로 보호할 수 있다.

公开(公告)号：KR1020060058813A

公开(公告)日：2006-06-01

申请号：KR1020040097771

申请日：2004-11-26

Applicant: 삼성전자주식회사

Inventor： 김정환 ,  임헌형 ,  이재동

IPC: H01L21/8247

Abstract: 비휘발성 메모리 장치의 게이트 산화막 형성 방법 및 상기 게이트 산화막을 포함한 게이트 패턴 형성 방법에서, 산소 라디칼로 산화 처리하여 반도체 기판 상에 제1 예비-게이트 산화막을 형성하고, 상기 제1 예비-게이트 산화막을 질화 처리한다. 상기 질화 처리된 제1 예비-게이트 산화막은 제2 예비-게이트 산화막으로 전환된다. 이어서, 상기 제2 예비-게이트 산화막을 산소 라디칼을 이용하여 산화 처리한다. 상기 산화 처리된 제2 예비-게이트 산화막은 게이트 산화막으로 전환된다. 이어서, 상기 게이트 산화막 상에 제1 도전막 패턴, 층간 유전막 패턴, 제2 도전막 패턴을 순차적으로 형성한다. 따라서, 상기 질화 처리 및 산화 처리된 상기 게이트 산화막을 포함하는 게이트 구조물은 상기 게이트 산화막 내에 질소를 증가시키면서 반도체 기판으로의 질소 확산을 억제할 수 있는 트랜지스터를 제조할 수 있다.

公开(公告)号：KR1020060011012A

公开(公告)日：2006-02-03

申请号：KR1020040059646

申请日：2004-07-29

Applicant: 삼성전자주식회사

Inventor： 이재동 ,  임헌형 ,  이상훈 ,  김정환

IPC: H01L21/225

CPC classification number: H01L21/02554 ,  H01L21/02266 ,  H01L21/0254 ,  H01L21/324

Abstract: 에지 씨닝 현상을 최소화하고 낮은 압력의 공정조건을 갖는 실리콘 질화 산화막의 형성방법에서, 기판상에 예비 실리콘 산화막을 형성한 후 상기 예비 실리콘 산화막을 일산화질소 가스 분위기하에서 어닐링하여 실리콘 질화 산화막을 형성한다. 따라서 채널을 균일하게 형성시킬 수 있으며 문턱전압의 산포를 개선시킬 수 있다. 또한, 공정상의 문제를 최소화하여 공정 효율을 증가시킬 수 있어 공정 단가를 줄일 수 있다.