公开(公告)号：KR100801563B1

公开(公告)日：2008-02-11

申请号：KR1020060121762

申请日：2006-12-04

Applicant: 한국전자통신연구원

Inventor： 이영재 ,  김천수

IPC: H03F3/45

CPC classification number: H03G1/0023 ,  H03G1/0029 ,  H03G3/004 ,  H03G3/3052

Abstract: A variable gain amplifier is provided to offer a constant output level by adjusting currents for respective stages while maintaining a constant bandwidth and a constant gain. A variable gain amplifier includes first to sixth modules. The first module(100) receives first and second differential input signals. The second module(150) adjusts a plurality of discontinuously inputted currents to the current of a mirror type and changes the current flowing from the first module. The third module(200) is series-connected to the first module and amplifies two differential signals from the first module. The fourth module(250) adjusts plural discontinuous currents to the current of a mirror type and changes the current flowing from the third module. The fifth module(300) feeds back the output from the third module to an input terminal. The sixth module(350) adjusts plural discontinuous input currents to the current of a mirror type and changes the current flowing from the fifth module.

Abstract translation: 提供可变增益放大器，通过调整各个电平的电流来提供恒定的输出电平，同时保持恒定的带宽和恒定的增益。 可变增益放大器包括第一至第六模块。 第一模块（100）接收第一和第二差分输入信号。 第二模块（150）将多个不连续输入的电流调整为反射镜类型的电流，并改变从第一模块流出的电流。 第三模块（200）串联连接到第一模块并放大来自第一模块的两个差分信号。 第四模块（250）将多个不连续电流调整为反射镜类型的电流，并且改变从第三模块流出的电流。 第五模块（300）将来自第三模块的输出反馈到输入端。 第六模块（350）将多个不连续的输入电流调整为反射镜类型的电流，并且改变从第五模块流出的电流。

公开(公告)号：KR1020060061750A

公开(公告)日：2006-06-08

申请号：KR1020050033742

申请日：2005-04-22

Applicant: 한국전자통신연구원

Inventor： 오형석 ,  유현규 ,  박문양 ,  김천수

IPC: H03F1/22 ,  H03F1/30 ,  H03F3/20

CPC classification number: H03F1/223 ,  H03F1/0211 ,  H03F1/56 ,  H03F2200/555

Abstract: 본 발명은 고주파 특성을 저하시키지 않으면서 딥 서브마이크론 트랜지스터의 항복전압이 낮은 문제를 해결하여 전력이득 및 출력전력을 높이고, 입출력 정합상태 및 선형성을 저하시키지 않으면서 저출력 모드에서의 효율성을 증가시킬 수 있는 전력 증폭기를 제공하기 위한 것으로, 이를 위해 본 발명에서는 입력신호를 입력받아 증폭하는 제1 트랜지스터와, 상기 제1 트랜지스터와 직렬접속되어 직류 바이어스 전압에 의해 동작되는 제2 트랜지스터로 이루어진 캐스코드와, 상기 캐스코드와 출력단 사이에 접속되어 동적 바이어스에 의해 동작되며, 상기 제2 트랜지스터를 통해 전달된 신호를 재증폭하여 상기 출력단으로 출력하는 제3 트랜지스터와, 상기 출력단과 접지전압원 사이에 직렬접속된 제1 및 제2 캐패시터로 이루어지며, 상기 제1 및 제2 캐패시터를 통해 상기 출력단으로 출력되는 출력신호를 분배하여 상기 제3 트랜지스터의 게이트로 상기 동적 바이어스를 공급하는 전압 분배부를 포함하는 전력 증폭기를 제공한다.
전력 증폭기, 삼중 캐스코드, 동적 바이어스

Abstract translation: 本发明可以提高效率，如果增加功率增益和输出功率击穿和电压是正确的低的问题在不降低高频特性站在深亚微米晶体管，降低输入和输出匹配状态和线性站在低功率模式， 共射共基放大器电路，其包括接收并放大输入信号的第一晶体管和与所述第一晶体管串联连接且由DC偏置电压操作的第二晶体管; 所述级联和被连接在输出端子由一个动态偏置，所述第三晶体管之间串联连接的操作，以重新扩增通过第二输出晶体管传递到所述输出端子，输出端子和地电压源，所述的信号之间 1和第二电容器，以及第一和第二 并通过面板电容器分发的输出信号被输出到输出端子到第三晶体管的栅极提供了包含电压分配单元，用于提供动态偏置的功率放大器。

公开(公告)号：KR100550017B1

公开(公告)日：2006-02-08

申请号：KR1020030095400

申请日：2003-12-23

Applicant: 한국전자통신연구원

Inventor： 이병우 ,  김천수

IPC: H03F3/45

Abstract: 칩 사이즈 및 기생 캐패시턴스를 증대시키지 않도록 출력 전류의 왜곡을 방지할 수 있는 트랜스컨덕터 회로를 개시한다. 개시된 본 발명의 트랜스컨덕터는, 차동 증폭기 형태를 가지며, 소정의 입력 전압이 인가되는 주 회로부, 상기 주 회로부에 일정 바이어스를 공급하는 전류원, 상기 주 회로부의 소정 노드와 연결되어, 출력 전류의 왜곡을 보상하는 보조 회로부, 및 상기 출력 전류의 왜곡 보상 동작 정도를 제어하는 제어 전류원을 포함한다.
트랜스컨덕터(transconductor), 서브 쓰레쏠드(Sub threshold), 포화(saturation)

公开(公告)号：KR1020050057715A

公开(公告)日：2005-06-16

申请号：KR1020030089375

申请日：2003-12-10

Applicant: 한국전자통신연구원

Inventor： 박필재 ,  김천수 ,  박문양

IPC: H03F1/26

Abstract: 본 발명은 고주파(RF) 신호의 증폭 대역을 가변시킬 수 있는 저잡음 증폭기에 관한 것으로, 입력포트에 접속되며 제 1 제어신호에 의해 변화되는 인덕턴스에 따라 소정의 캐패시턴스를 갖는 입력 매칭 네트워크, 상기 입력 매칭 네트워크의 출력단에 게이트가 연결된 제 1 트랜지스터, 상기 제 1 트랜지스터의 소스 및 접지 간에 접속되며, 제 2 제어신호에 따라 인덕턴스가 변화되는 소스 디제네레이션 인덕터, 상기 제 1 트랜지스터의 드레인에 소스가 접속되며, 게이트로 인가되는 바이어스에 의해 동작되는 제 2 트랜지스터, 전원전압 및 상기 제 2 트랜지스터의 드레인 간에 접속되며, 제 3 제어신호에 의해 변화되는 임피던스에 따라 공진 대역의 신호를 출력포트로 출력하는 출력 매칭 네트워크를 포함한다. 제어신호를 이용하여 가변 인덕터의 인덕턴스를 변화시키므로 입력 매칭과 출력 매칭을 조정하여 원하는 대역의 고주파 신호를 증폭하여 출력할 수 있다.

公开(公告)号：KR100394275B1

公开(公告)日：2003-08-09

申请号：KR1019990029627

申请日：1999-07-21

Applicant: 한국전자통신연구원

Inventor： 김충환 ,  김천수 ,  유현규 ,  박민 ,  김대용

IPC: H03F1/32

Abstract: PURPOSE: A differential amplifier circuit for RF signals for improvement of linearity of small signals is provided to improves linearity of the third-order intermodulation signal by using characteristic of an FET. CONSTITUTION: A differential amplifier circuit for RF signals for improvement of linearity of small signals includes a differential amplifier(10) for differential-amplifying an input signal at a normal operation point with an external DC gate voltage, a differential amplifier(20) for generating the third-order intermodulation signal, which non-linearly differential-amplifies the input signal with an external DC gate voltage to generate the third-order intermodulation signal, and an insulator(30) for differently applying the DC gate voltages supplied to the two differential amplifiers for insulation from a DC power supply.

Abstract translation: 目的：提供一种用于改善小信号线性的RF信号的差分放大器电路，以通过使用FET的特性来改善三阶互调信号的线性。 用于改善小信号线性的RF信号的差分放大器电路包括：差分放大器（10），用于利用外部DC门电压对正常工作点处的输入信号进行差分放大;差分放大器（20），用于产生 三阶互调信号，其用外部DC栅极电压对输入信号进行非线性差分放大以产生三阶互调信号;以及绝缘体（30），其用于不同地施加提供给两个差分 用于直流电源绝缘的放大器。

公开(公告)号：KR1020030013191A

公开(公告)日：2003-02-14

申请号：KR1020010047547

申请日：2001-08-07

Applicant: 한국전자통신연구원

Inventor： 유현규 ,  김천수 ,  장재홍 ,  김충기 ,  김성도 ,  박문양 ,  한선호 ,  박정우 ,  박필재 ,  황남

IPC: H01F27/25

Abstract: PURPOSE: An integrated inductor is provided to reduce a substrate loss according to a magnetic field which directs to a substrate and restrain a generation of a counter electromotive force due to an interference between adjacent metal lines. CONSTITUTION: A metal line includes the first spiral line(21) and the second spiral line(22). The second spiral line(22) is connected to the first spiral line(21) through a contact point(21a). The first spiral line(21) and the second spiral line(22) are arranged in various shapes such as a square, a circle, and a hexagon. The metal line uses a metal film which is laminated by a single layer or a multiple layer. A protective film(32) is formed on the metal line. The first interlayer dielectric(31) is formed on a silicon substrate(30). A metal film is deposited on the first interlayer dielectric(31), and is selectively etched to form the metal line having the first and second spiral lines(21,22).

Abstract translation: 目的：提供集成电感器，以根据指向衬底的磁场减少衬底损耗，并抑制由于相邻金属线之间的干扰而产生反电动势。 构成：金属线包括第一螺旋线（21）和第二螺旋线（22）。 第二螺旋线（22）通过接触点（21a）连接到第一螺旋线（21）。 第一螺旋线（21）和第二螺旋线（22）被布置成各种形状，例如正方形，圆形和六边形。 金属线使用通过单层或多层层压的金属膜。 在金属线上形成保护膜（32）。 第一层间电介质（31）形成在硅衬底（30）上。 金属膜沉积在第一层间电介质（31）上，并被选择性地蚀刻以形成具有第一和第二螺旋线（21,22）的金属线。

公开(公告)号：KR100279753B1

公开(公告)日：2001-03-02

申请号：KR1019970065704

申请日：1997-12-03

Applicant: 한국전자통신연구원

Inventor： 김천수 ,  박민 ,  유현규

IPC: H01L27/04

Abstract: 본 발명은 반도체 집적회로 제조공정을 이용한 인덕터 제조방법에관한 것으로서, 실리콘 기판상에 제 1 유전체층을 형성하고, 이 유전체층상에 실리콘 기판상의 능동소자와 접속되는 소정의 폭을 가지는 1차 금속배선을 형성하고, 상기 기판의 전면에 SiO2/SOG/SiO2 구조의 제 2 유전체층을 형성하고 이를 패터닝하여 상기 1차 금속 배선의 일단부를 노출시키는 비아홀을 형성하며, 상기 기판의 전면에 리플로우법을 이용하여 2-5㎛의 두께를 가지는 TiN과 알루미늄으로 이루어진 2차 금속층을 형성하고, 이 2차 금속층 상에 나선형 형상을 가지며 유전체로된 인덕터 산화막, 실리콘 질화막 및 실리콘 산화막/실리콘 질화막 중 어느 하나로 형성된 인덕터 패턴용 식각 마스크를 형성하고, 상기 식각 마스크를 통해 노출된 2차 금속층을 식각하여 인덕터 코일을 형� ��함으로써, 식각시 발생하는 염소 가스에의한 금속 배선의 부식을 최대한 억제할 수 있고, 같은 칩내에 디지탈 IC, 아날로그 IC, 고주파 IC를 집적화할 수 있는 효과를 갖는다.

公开(公告)号：KR100275535B1

公开(公告)日：2001-01-15

申请号：KR1019970069568

申请日：1997-12-17

Applicant: 한국전자통신연구원

Inventor： 김천수 ,  유현규 ,  김충환

IPC: H01L27/08

Abstract: PURPOSE: A method for isolating a CMOS circuit for ultra-high frequency is provided to isolate elements by intercepting a path of leakage current due to a potential difference between wells in a state of floating well. CONSTITUTION: A plurality of n- well(2,2') is formed in a predetermined interval on a high resistance p type substrate(1). A plurality of n+ region(3,3') is formed within the n- wells(2,2'). A guard ring is formed between the n- wells(2,2'). The guard ring is formed with a p+ region(4) and an n+ region(7). The n- wells(2,2') are extended to a vertical direction and a horizontal direction in order to form N-well lack regions(5,5') if voltages(V1,V2) are applied to the n+ regions(3,3') of a CMOS circuit. An isolation process between elements is generated since the n+ region(4) and the guard ring of the p+ region(7) are formed between the n- wells(2,2').

Abstract translation: 目的：提供一种用于隔离超高频CMOS电路的方法，通过在浮置状态下由于阱之间的电位差截取泄漏电流的路径来隔离元件。 构成：在高电阻p型衬底（1）上以预定间隔形成多个n阱（2,2'）。 在n阱（2,2'）内形成多个n +区（3,3'）。 在n阱（2,2'）之间形成保护环。 保护环由p +区域（4）和n +区域（7）形成。 如果将电压（V1，V2）施加到n +区域（3），则n阱（2,2'）被延伸到垂直方向和水平方向，以形成N阱缺失区域（5,5'） ，3'）。 由于n +区域（4）和p +区域（7）的保护环形成在n阱（2,2'）之间，因此产生元件之间的隔离处理。

公开(公告)号：KR100240647B1

公开(公告)日：2000-01-15

申请号：KR1019970039496

申请日：1997-08-20

Applicant: 한국전자통신연구원

Inventor： 김천수 ,  박민 ,  유현규

IPC: H01L27/108

Abstract: 본 발명은 반도체 소자의 캐패시터 제조 방법에 관한 것으로, 특히 모노리딕 실리콘 고주파 집적회로에 적용되는 엠 아이 엠(이하 MIM이라 한다) 캐패시터 제조 방법에 관한 것이다.
고주파 직접회로에 적용되는 스파이럴 인덕터 및 캐패시터의 제조시, 실리콘 기판의 도전성으로 인한 전자파의 손실 및 금속선의 저항과 기판 사이의 기생성분 등의 영향때문에, 큰 캐패시턴스를 가지면서 성능이 우수한 캐패시터를 구현하는데 많은 어려움이 있다. 특히 MIM 캐패시터 제조시, 다층 금속배선 공정에서 캐패시터를 위한 여분의 금속배선 공정이 필요하므로 공정이 복잡해지고 수율이 떨어지는 문제점이 발생한다.
본 발명에서는 여분의 금속배선 공정이 필요 없고 모노리딕 실리콘 고주파 집적회로에 적용되는 MIM 캐패시터의 새로운 제조 방법을 제시한다.

公开(公告)号：KR1019990038949A

公开(公告)日：1999-06-05

申请号：KR1019970058841

申请日：1997-11-07

Applicant: 한국전자통신연구원

Inventor： 김천수 ,  유현규 ,  김충환

IPC: H01C13/02

Abstract: 본 발명은 모놀리식 마이크로파 집적회로(MMIC)용 가변 축전기 및 저항 설계방법에 관한 것으로서, MMIC 제작에 있어서 레이저를 이용하여 금속선의 단락 및 개방이 가능한 것을 이용하여 축전기에 대해 직렬연결 및 병렬연결을 혼합하여 공정 후 축전 용량의 목표 값을 맞추면 조정이 필요 없으며 축전 용량이 목표 값보다 작게 되면 직렬로 연결된 축전기를 단락시켜서 목표 축전 용량 값을 맞추고 축전 용량이 목표 값보다 크게 제작되면 병렬로 연결된 축전기의 연결 금속선을 개방시켜서 목표 축전 용량 값을 맞추는 레이아웃을 제공함으로써, 축전 용량과 저항의 미세 조절이 가능하지만 공정의 결과 축전 용량과 저항이 목표 값에 맞도록 제작되었을 때는 조정이 필요 없어서 조정을 최소화하기 위한 방법으로 수율을 떨어뜨리지 않으면서 가능한 한 � ��동 소자의 조정을 최소화하여 제작 기간 및 공정 가격을 최소화할 수 있는 효과가 있다.