公开(公告)号：CN1716480A

公开(公告)日：2006-01-04

申请号：CN200510079581.3

申请日：2005-06-21

Applicant: E.I.内穆尔杜邦公司

Inventor： W·J·伯兰德 ,  S·弗古逊 ,  H·皮亚德

IPC: H01G4/33 ,  H05K3/30 ,  H05K1/16

CPC classification number: H05K1/162 ,  H05K3/061 ,  H05K3/429 ,  H05K2201/0355 ,  H05K2201/09509 ,  H05K2201/09763 ,  Y10T29/417 ,  Y10T29/43 ,  Y10T29/49117 ,  Y10T29/4913 ,  Y10T29/49155 ,  Y10T29/49165

Abstract: 一种嵌入厚膜电容器的方法包括在蚀刻前用保护涂层覆盖电容器层，防止蚀刻液接触并损坏电容器层。

公开(公告)号：CN1652665A

公开(公告)日：2005-08-10

申请号：CN200410099730.8

申请日：2004-11-19

Applicant: E.I.内穆尔杜邦公司

Inventor： W·J·伯兰德 ,  S·弗古逊 ,  D·马居达 ,  M·C·斯诺格林 ,  R·H·斯诺格林

IPC: H05K3/00 ,  H05K1/02 ,  H05K3/46 ,  G06K9/00

CPC classification number: H05K3/4679 ,  H01L2224/16225 ,  H05K1/0269 ,  H05K1/092 ,  H05K1/162 ,  H05K1/167 ,  H05K3/0082 ,  H05K3/064 ,  H05K3/4652 ,  H05K2201/0355 ,  H05K2201/09063 ,  H05K2201/09763 ,  H05K2201/09918 ,  H05K2203/0338 ,  H05K2203/167 ,  Y10T29/49117 ,  Y10T29/49128 ,  Y10T29/4913 ,  Y10T29/49131 ,  Y10T29/49146 ,  Y10T29/49156

Abstract: 在制造期间具有高密度基准的内层板。在没有蚀刻去除部分内层板以暴露基准的情况下，可以利用X光识别该基准。

公开(公告)号：CN1503284A

公开(公告)日：2004-06-09

申请号：CN200310115610.8

申请日：2003-11-10

Applicant: 阿尔卑斯电气株式会社

Inventor： 长濑胜美 ,  山村宪

IPC: H01G4/005 ,  H01G4/00 ,  H01G4/12 ,  H01G13/00

CPC classification number: H01G4/005 ,  H01G4/06 ,  H01G4/33 ,  H05K1/162 ,  H05K3/064 ,  H05K3/108 ,  H05K2201/0179 ,  H05K2201/09763

Abstract: 本发明是一种在下层电镀电极上夹持电介质并形成上层电镀电极的薄膜电容器的形成方法，首先，在形成于基板上的下层电镀种膜上，使其位于特定范围地形成下层电镀电极。在基板表面整体上，形成覆盖下层电镀电极的电介质。接着，利用光刻技术，在电介质上形成确定覆盖下层电镀电极的电介质图案的抗蚀层，将未被该抗蚀层覆盖的电介质及位于该电介质下层的下层电镀种膜除去，使基板从该除去部分露出。然后，将抗蚀层除去，使下层电镀电极上的电介质露出。而且，横跨露出的电介质周围与基板，形成决定电容器容量的保护电桥之后，在该保护电桥及电介质上隔着上层电镀种膜形成上层电镀电极。由此，可以形成漏电流少且高耐压的薄膜电容器。

公开(公告)号：CN1095176C

公开(公告)日：2002-11-27

申请号：CN96101979.4

申请日：1996-03-14

Applicant: 欧姆龙株式会社

Inventor： 川井若浩

IPC: H01G4/33 ,  H05K1/18 ,  H05K1/16 ,  H05K3/00

CPC classification number: H01G4/08 ,  H05K1/162 ,  H05K3/102 ,  H05K3/245 ,  H05K3/38 ,  H05K3/383 ,  H05K2201/0175 ,  H05K2201/0179 ,  H05K2201/0338 ,  H05K2201/0355 ,  H05K2201/09309 ,  H05K2201/09763 ,  Y10T29/43 ,  Y10T29/435

Abstract: 本发明的薄膜电容旨在实现高静电电容值，小型且薄型化。其构成是在对向设置的电极层1，2之间形成电介质层3，并在各电极层与电介质层之间夹有导电性粒子层4和5。

公开(公告)号：WO2009119875A1

公开(公告)日：2009-10-01

申请号：PCT/JP2009/056429

申请日：2009-03-24

Applicant: 日本特殊陶業株式会社 ,  村松正樹

Inventor： 村松正樹

IPC: H05K3/46 ,  H01L23/12

CPC classification number: H05K1/162 ,  H01L21/4857 ,  H01L23/49816 ,  H01L23/49822 ,  H01L23/49827 ,  H01L2224/0554 ,  H01L2224/05568 ,  H01L2224/05573 ,  H01L2224/16225 ,  H01L2224/16235 ,  H01L2224/16237 ,  H01L2924/00014 ,  H01L2924/01004 ,  H01L2924/01019 ,  H01L2924/01025 ,  H01L2924/01046 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/09701 ,  H01L2924/1461 ,  H01L2924/15311 ,  H05K1/02 ,  H05K1/0231 ,  H05K1/185 ,  H05K3/4602 ,  H05K2201/09309 ,  H05K2201/096 ,  H05K2201/09763 ,  H05K2201/10674 ,  H05K2201/10712 ,  H01L2924/00 ,  H01L2224/05599 ,  H01L2224/0555 ,  H01L2224/0556

Abstract: 部品とコンデンサとをつなぐ配線が長くなることに起因した問題を解消することができる部品内蔵配線基板を提供することを課題とする。部品内蔵配線基板１０は、コア基板１１、第１のコンデンサ３０１、配線積層部３１及び第２のコンデンサ１０１を備える。コア基板１１が有する収容穴部９０には第１のコンデンサ３０１が収容され、配線積層部３１の表面３９には部品搭載領域２０が設定される。また、第２のコンデンサ１０１は、電極層１０２，１０３及び誘電体層１０４を有する。第２のコンデンサ１０１は、第１主面１０５，１０７及び第２主面１０６，１０８を配線積層部３１の表面３９と平行に配置した状態で配線積層部３１内に埋め込まれ、第１のコンデンサ３０１と部品搭載領域２０との間に配置される。

Abstract translation: 一种组件接合线路板，其消除了由连接部件和电容器的线的伸长引起的问题。 配有组件的布线板（10）设置有芯板（11），第一电容器（301），线层叠部（31）和第二电容器（101）。 第一电容器（301）容纳在芯板（11）的容纳孔部（90）中，并且在线层叠部（31）的前表面（39）上设置有部件安装区域（20） 。 第二电容器（101）包括电极层（102,103）和电介质层（104）。 当第一主表面（105,107）和第二主表面（106,108）平行于布线层叠部分（31）的前表面（39）布置时，第二电容器（101）被埋入电线层压部分（31） 层叠部（31），并配置在第一电容器（301）和部件安装区域（20）之间。

公开(公告)号：WO2008157524A3

公开(公告)日：2009-02-19

申请号：PCT/US2008067177

申请日：2008-06-17

Applicant: DU PONT ,  BORLAND WILLIAM ,  AMEY DANIEL I ,  DIETZ KARL H ,  PALANDUZ CENGIZ AHMET ,  ERICKSON STAN J

Inventor： BORLAND WILLIAM ,  AMEY DANIEL I ,  DIETZ KARL H ,  PALANDUZ CENGIZ AHMET ,  ERICKSON STAN J

IPC: H05K1/16

CPC classification number: H05K1/162 ,  H01L2224/16227 ,  H01L2224/16235 ,  H01L2924/15311 ,  H05K3/1291 ,  H05K3/4602 ,  H05K3/4652 ,  H05K2201/0175 ,  H05K2201/0355 ,  H05K2201/09481 ,  H05K2201/09518 ,  H05K2201/09718 ,  H05K2201/09763 ,  H05K2203/1126 ,  Y10T29/435 ,  Y10T29/49002 ,  Y10T29/49128

Abstract: Provided herein are devices comprising a printed wiring board that comprise, singulated capacitors fabricated from known good, thin-film, fired-on-foil capacitors. Provided are methods of incorporating the singulated capacitors into the build-up layers of a printed wiring board to minimize impedance. The singulated capacitors have a pitch that allows each power and ground terminal of an IC to be directly connected to a power and ground electrode, respectively, of its own singulated capacitor. Using a feedstock of known good, fired-on-foil capacitors allows for improved PWB yield.

Abstract translation: 本文提供了包括印刷线路板的器件，其包括由已知的良好的薄膜，片上电容器电容器制成的单个电容器。 提供了将单个电容器并入印刷线路板的积层中以最小化阻抗的方法。 单片电容器具有允许IC的每个电源和接地端子分别直接连接到其自己的单个电容器的电源和接地电极的间距。 使用已知的良好的烧结箔电容器的原料允许改进的PWB产量。

公开(公告)号：WO2007146382A2

公开(公告)日：2007-12-21

申请号：PCT/US2007013965

申请日：2007-06-13

Applicant: DU PONT ,  DUEBER THOMAS E ,  SUMMERS JOHN D

Inventor： DUEBER THOMAS E ,  SUMMERS JOHN D

CPC classification number: C08G73/1039 ,  C08G73/1064 ,  C09D179/08 ,  H01G4/224 ,  H01G9/08 ,  H05K1/162 ,  H05K2201/0154 ,  H05K2201/0187 ,  H05K2201/0355 ,  H05K2201/09763

Abstract: Disclosed area compositions comprising: a polyimide resin with a water absorption of 2% or less and, optionally, one or more of an electrically insulated filler, a defoamer and a colorant and one or more organic solvents. The compositions are useful as encapsulants and have a consolidation temperature of 190°C or less.

Abstract translation: 公开的区域组合物包括：吸水率为2％或更低的聚酰亚胺树脂，以及任选的一种或多种电绝缘填料，消泡剂和着色剂以及一种或多种有机溶剂。 该组合物可用作密封剂并具有190℃或更低的固结温度。

公开(公告)号：WO2007078714A2

公开(公告)日：2007-07-12

申请号：PCT/US2006047331

申请日：2006-12-11

Applicant: INTEL CORP ,  TANG JOHN J ,  ZENG XIANG YIN ,  HE JIANGQI ,  HAI DING

Inventor： TANG JOHN J ,  ZENG XIANG YIN ,  HE JIANGQI ,  HAI DING

IPC: H01L21/48 ,  H01L23/498 ,  H01L23/50 ,  H01L23/64

CPC classification number: H01L21/4857 ,  H01L23/49822 ,  H01L23/50 ,  H01L24/48 ,  H01L24/49 ,  H01L24/81 ,  H01L24/85 ,  H01L2224/05553 ,  H01L2224/05571 ,  H01L2224/05573 ,  H01L2224/16225 ,  H01L2224/16237 ,  H01L2224/32225 ,  H01L2224/48472 ,  H01L2224/49 ,  H01L2224/73204 ,  H01L2224/81191 ,  H01L2224/81801 ,  H01L2224/83102 ,  H01L2224/85 ,  H01L2224/92125 ,  H01L2924/00014 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01019 ,  H01L2924/01033 ,  H01L2924/01047 ,  H01L2924/01068 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/014 ,  H01L2924/10162 ,  H01L2924/14 ,  H01L2924/1433 ,  H01L2924/19041 ,  H05K1/111 ,  H05K1/113 ,  H05K1/162 ,  H05K3/28 ,  H05K2201/0187 ,  H05K2201/09436 ,  H05K2201/09763 ,  H05K2201/10674 ,  H01L2224/45099 ,  H01L2224/05599 ,  H01L2924/00

Abstract: An article includes a top electrode that is embedded in a solder mask. An article includes a top electrode that is on a core structure. A process of forming the top electrode includes reducing the solder mask thickness and forming the top electrode on the reduced-thickness solder mask. A process of forming the top electrode includes forming the top electrode over a high-K dielectric that is in a patterned portion of the core structure.

Abstract translation: 物品包括嵌入阻焊层中的顶部电极。 一种物品包括位于核心结构上的顶部电极。 形成顶部电极的工艺包括减小焊料掩模厚度并在减小厚度的焊料掩模上形成顶部电极。 形成顶部电极的过程包括在芯结构的图案化部分中的高K电介质上形成顶部电极。

公开(公告)号：WO2005055684A1

公开(公告)日：2005-06-16

申请号：PCT/JP2004/018526

申请日：2004-12-06

Applicant: イビデン株式会社 ,  苅谷 隆 ,  持田 晶良

Inventor： 苅谷 隆 ,  持田 晶良

IPC: H05K3/46

CPC classification number: H05K1/162 ,  H05K1/0231 ,  H05K1/0271 ,  H05K1/113 ,  H05K3/4602 ,  H05K2201/0133 ,  H05K2201/0175 ,  H05K2201/0179 ,  H05K2201/0187 ,  H05K2201/09509 ,  H05K2201/09518 ,  H05K2201/09563 ,  H05K2201/096 ,  H05K2201/09718 ,  H05K2201/09763 ,  H05K2201/10522 ,  H05K2201/10734

Abstract: 多層プリント配線板１０は、配線パターン３２等と電気的に接続される半導体素子を表面に実装する実装部６０と、セラミック製の高誘電体層４３と該高誘電体層４３を挟む第１及び第２層状電極４１，４２とを有し第１及び第２層状電極４１，４２の一方が半導体素子の電源ラインに他方がグランドラインに接続される層状コンデンサ部４０と、を備えている。この多層プリント配線板１０では、電源ラインとグランドラインとの間に接続される層状コンデンサ部４０の高誘電体層４３がセラミック製であるため、層状コンデンサ部４０の静電容量を大きくすることができる。したがって、電位の瞬時低下が起きやすい状況下であっても十分なデカップリング効果を奏する。

Abstract translation: 一种多层印刷电路板（10），包括安装单元（60），其安装在其表面上与布线图案（32）等电连接的半导体元件，以及层状电容器单元（40），其具有陶瓷高介电 与第一和第二层状电极（41），（42）中的一个连接的电介质层（43）的第一和第二层状电极（41），（42） 半导体元件和另一个具有接地线。 由于在该多层印刷电路板（10）中连接在电源线和接地线之间的层状电容器单元（40）的高电介质层（43）由陶瓷制成，所以层叠电容器单元 40）可以增加。 因此，即使在可能发生电位瞬间降低的状态下也能够发挥充分的去耦效应。

公开(公告)号：WO2004075612A1

公开(公告)日：2004-09-02

申请号：PCT/US2004/003271

申请日：2004-02-05

Applicant: RF MICRO DEVICES, INC.

Inventor： JORGENSON, Jon, D. ,  SHAH, Milind ,  STEEL, Victor, E.

IPC: H05K1/16

CPC classification number: H05K1/162 ,  H05K1/165 ,  H05K1/167 ,  H05K3/4652 ,  H05K2201/0347 ,  H05K2201/0355 ,  H05K2201/0959 ,  H05K2201/09763

Abstract: The present invention embeds passive components within a multilayer substrate used for mounting integrated circuits and other electronic components to form an electronic module or circuit board. During construction of the multilayer substrate, passive components are attached to an inside surface of a metallic foil layer. The inside surface of the metallic foil layer is then laminated to another metallic foil layer, such that the foil layers are parallel to but separated from each other. As such, the passive component is embedded within the multilayer substrate. Contacts are formed for the passive component by etching away portions of the foil layer on which the passive component resides. Electrical connections can be routed in the foil to effectively couple the passive component to a circuit formed on the multilayer substrate as desired. The embedded passive components can take various forms, such as capacitors, inductors, and resistors.

Abstract translation: 本发明将无源部件嵌入用于安装集成电路和其他电子部件的多层基板中，以形成电子模块或电路板。 在多层基板的构造期间，无源部件附着到金属箔层的内表面。 然后将金属箔层的内表面层压到另一金属箔层上，使得箔层彼此平行但分开。 因此，被动部件嵌入在多层基板内。 通过蚀刻去除被动部件所在的箔层的部分，为无源部件形成触点。 电连接可以在箔中布线以有效地将无源部件耦合到根据需要在多层基板上形成的电路。 嵌入式无源器件可以采取各种形式，如电容器，电感器和电阻器。