진공증착에 의한 나노구조체 패턴 형성방법 및 이를 이용한 센서 소자

    公开(公告)号:KR101886056B1

    公开(公告)日:2018-08-08

    申请号:KR1020160095039

    申请日:2016-07-26

    Abstract: 본발명은진공증착공정을이용하여나노구조체패턴을형성하기위한것으로서, 기재를준비하는제1단계와, 상기기재상부의일부영역을노출시키는마스크패턴층을형성하는제2단계와, 상기기재의노출된영역및 상기마스크패턴층상부에나노구조체의성장을위해필요한나노구조체의최소임계반지름을만족하는진공증착조건을설정하는제3단계와, 진공증착공정에의해상기기재의노출된영역및 상기마스크패턴층상부에나노구조체를성장시키는제4단계및 상기마스크패턴층을제거하여, 상기기재의노출된영역에나노구조체를형성하여상기기재상부에나노구조체패턴을형성하는제5단계;를포함하여이루어지되, 상기제1단계의기재의표면을소수성표면처리후 상기제2단계의마스크패턴층을형성하거나, 상기제2단계의마스크패턴층을형성한후에, 상기기재상부의노출된일부영역을소수성표면처리하는것을특징으로하는진공증착에의한나노구조체패턴형성방법및 이를이용한센서소자를기술적요지로한다. 이에의해본 발명은나노구조체의성장을위해필요한나노구조체의최소임계반지름을만족하는진공증착조건을설정하여진공증착공정을이용하여기재상부에나노구조체패턴을형성함으로써, 공정이간단하면서균일한나노구조체분포를가지는나노구조체패턴의형성이용이하며, 열처리공정이필요하지않아고온에취약한고분자기판과같은유연기판상에서의나노구조체패턴을형성할수 있고, 나노구조체의형태및 두께변형등을최소화함으로써고품질의소자를제공할수 있는이점이있다.

    패턴화된 금속산화물 나노입자 구조체의 제조방법 및 이에 의해 제조된 패턴화된 금속산화물 나노입자 구조체
    2.
    发明授权
    패턴화된 금속산화물 나노입자 구조체의 제조방법 및 이에 의해 제조된 패턴화된 금속산화물 나노입자 구조체 有权
    由此形成金属氧化物纳米颗粒图案和金属氧化物纳米颗粒的制造方法

    公开(公告)号:KR101711551B1

    公开(公告)日:2017-03-03

    申请号:KR1020150033954

    申请日:2015-03-11

    Abstract: 본발명은금속산화물나노입자구조체에관한것으로서, 기판상에금속레지스트를코팅하여, 금속레지스트층을형성하는제1단계와, 상기금속레지스트층을패턴화하여, 상기기판의일부영역을노출시키고, 일정주기(c), 폭(a) 및높이(b)를갖는금속레지스트패턴을형성하는제2단계및 상기금속레지스트패턴에에너지를가하여, 상기금속레지스트에포함된유기물의분해및 금속분자간 응집에따른상기금속레지스트패턴의주기(c), 폭(a) 및높이에대응하여일정주기(e),(f), 크기(d)를갖는패턴화된금속산화물나노입자구조체를형성하는제3단계를포함하여이루어지는것을특징으로하는패턴화된금속산화물나노입자구조체의제조방법및 이에의해제조된패턴화된금속산화물나노입자구조체를기술적요지로한다. 이에의해본 발명은, 기판상에금속레지스트를코팅하여패턴을형성하고, 에너지를가하여금속레지스트에포함된유기물의분해및 금속분자간 응집에따라소정의주기및 크기를갖는패턴화된금속산화물나노입자구조체를형성하여, 간단한방법으로나노입자의위치와크기및 배열주기의제어가용이하여미세패턴의제작이용이한이점이있다.

    Abstract translation: 本发明涉及金属氧化物纳米颗粒结构,本发明的技术要点在于制造图案化的金属氧化物纳米颗粒结构的方法和由其制造的图案化的金属氧化物纳米颗粒结构,其中该方法包括:第一 在基板上涂覆金属抗蚀剂以形成金属抗蚀剂层的步骤; 用于图案化金属抗蚀剂层的第二步骤,暴露基底的区域并形成在该区域上具有特定间隔(c),宽度(a)和高度(b)的金属抗蚀剂图案; 以及第三步骤,用于激励金属抗蚀剂图案以形成具有间隔(e),(f)和尺寸(d)的金属氧化物纳米颗粒结构,所述区间(c),宽度(a)和高度 金属抗蚀剂图案由于有机物的降解和金属抗蚀剂中所含的金属分子的聚集而引起。 因此,通过在基板上涂覆金属抗蚀剂以形成图案并激发图案,以形成由于有机物的降解和包含在金属抗蚀剂中的金属分子的聚集而具有一定间隔和尺寸的图案化金属氧化物纳米颗粒结构, 本发明提供了制造微图案的有利方法,其中可以容易地控制纳米颗粒的位置,尺寸和排列间隔。

    전기도금 공정을 이용한 자기제어 이황화몰리브덴 단일층의 합성 방법 및 이에 의해 제조된 자기제어 이황화몰리브덴 단일층을 이용한 트랜지스터
    3.
    发明授权

    公开(公告)号:KR101566851B1

    公开(公告)日:2015-11-06

    申请号:KR1020130168674

    申请日:2013-12-31

    Abstract: 본발명은단일층이황화몰리브덴합성방법에관한것으로서, 전기도금공정을이용하여음극에자기제어이황화몰리브덴(MoS) 단일층(self controlled MoSsingle layer)을증착시키는제1단계와, 상기자기제어이황화몰리브덴단일층의증착후 상기자기제어이황화몰리브덴단일층을결정화하는제2단계를포함하여구성된것을특징으로하는전기도금공정을이용한자기제어이황화몰리브덴단일층의합성방법및 이에의해제조된자기제어이황화몰리브덴단일층을이용한트랜지스터를기술적요지로한다. 이에의해기존의단일층(single layer) 형성방법이아닌전기도금공정에의해자기제어방식으로이황화몰리브덴단일층이합성되도록하여, 저비용으로이황화몰리브덴단일층을용이하게구현할수 있으며, 균일도가개선되어대면적, 고품질의이황화몰리브덴단일층을제공할수 있으며, 트랜지스터재료에적용할수 있는이점이있다.

    멤스 기반의 정전용량형 마이크로폰의 진동막과 백플레이트 및 그 제조방법
    4.
    发明授权
    멤스 기반의 정전용량형 마이크로폰의 진동막과 백플레이트 및 그 제조방법 有权
    一种电容型MEMS麦克风的振动膜和后壳及其制造方法

    公开(公告)号:KR101201262B1

    公开(公告)日:2012-11-14

    申请号:KR1020110049769

    申请日:2011-05-25

    CPC classification number: H04R31/003 H04R1/02 H04R19/04

    Abstract: PURPOSE: A vibrating membrane and a back plate of a capacitance type microphone based on a MEMS(Micro Electro Mechanical System) and a method for manufacturing the same are provided to prevent oxidation due to external humidity by forming an insulating layer on the vibrating membrane and the back plate. CONSTITUTION: A first insulation layer is formed on the upper part of a substrate(101). A vibrating membrane(102) forms a second insulation layer on the top of a first metal layer. A sacrificial layer for an air gap is formed on the upper part of the vibrating membrane. An external surface of the sacrificial layer is patterned by a photolithography process. A third insulation layer is formed on the upper part of the patterned sacrificial layer. A second metal layer is formed on the upper part of the third insulation layer. An upper conductive line is formed on the patterned second metal layer. A fourth insulating layer is formed on the upper part of a second metal layer. A back plate is obtained by the photolithography process. A sound inlet hole and a vibration hole are formed.

    Abstract translation: 目的:提供一种基于MEMS(微机电系统)的电容式麦克风的振动膜和背板及其制造方法,以通过在振动膜上形成绝缘层来防止由于外部湿气引起的氧化, 背板。 构成:在基板(101)的上部形成第一绝缘层。 振动膜(102)在第一金属层的顶部上形成第二绝缘层。 在振动膜的上部形成用于气隙的牺牲层。 通过光刻工艺对牺牲层的外表面进行图案化。 在图案化牺牲层的上部形成第三绝缘层。 在第三绝缘层的上部形成有第二金属层。 在图案化的第二金属层上形成上导电线。 在第二金属层的上部形成第四绝缘层。 通过光刻工艺获得背板。 形成声音入口孔和振动孔。

    조기 항복전압을 막을 수 있는 p-n 접합 반도체 소자 및 그 제조방법

    公开(公告)号:KR101775979B1

    公开(公告)日:2017-09-08

    申请号:KR1020150187624

    申请日:2015-12-28

    Abstract: 본발명은조기항복전압을막을수 있는 p-n 접합반도체소자및 그제조방법에관한것이다. 본발명에따른조기항복전압을막을수 있는 p-n 접합반도체소자는, 기판과; 기판위에적층형성되는반도체동작층을포함하고, 반도체동작층의소정부위에는 p-n 접합으로이루어지는소정높이의돌출부가형성되되, 상기돌출부의가장자리면(edge surface)은하반부가수직면으로이루어지고상반부는곡면또는경사면형태로형성되거나, 상반부가수직면으로이루어지고하반부는곡면또는경사면형태로형성된다. 이와같은본 발명에의하면, 반도체소자의가장자리면 부분을반곡면(half-curved) 또는경사면(chamfered) 형태로형성함으로써, 반도체소자의가장자리면의공핍층두께를벌크(bulk) 영역에비해상대적으로더 두껍게확장하여반도체소자의조기항복전압을억제할수 있다. 또한, 반도체소자의가장자리면 부분에형성된경사면이 5∼10°의경사각도로되어있어단차피복이우수한산화처리가가능하며, 이에따라전류붕괴현상을개선하는등의우수한신뢰성을가지는반도체소자의제공이가능하다.

    조기 항복전압을 막을 수 있는 p-n 접합 반도체 소자 및 그 제조방법
    7.
    发明公开
    조기 항복전압을 막을 수 있는 p-n 접합 반도체 소자 및 그 제조방법 有权
    能够防止早期击穿电压的P-n结半导体器件及其制造方法

    公开(公告)号:KR1020170077924A

    公开(公告)日:2017-07-07

    申请号:KR1020150187624

    申请日:2015-12-28

    Abstract: 본발명은조기항복전압을막을수 있는 p-n 접합반도체소자및 그제조방법에관한것이다. 본발명에따른조기항복전압을막을수 있는 p-n 접합반도체소자는, 기판과; 기판위에적층형성되는반도체동작층을포함하고, 반도체동작층의소정부위에는 p-n 접합으로이루어지는소정높이의돌출부가형성되되, 상기돌출부의가장자리면(edge surface)은하반부가수직면으로이루어지고상반부는곡면또는경사면형태로형성되거나, 상반부가수직면으로이루어지고하반부는곡면또는경사면형태로형성된다. 이와같은본 발명에의하면, 반도체소자의가장자리면 부분을반곡면(half-curved) 또는경사면(chamfered) 형태로형성함으로써, 반도체소자의가장자리면의공핍층두께를벌크(bulk) 영역에비해상대적으로더 두껍게확장하여반도체소자의조기항복전압을억제할수 있다. 또한, 반도체소자의가장자리면 부분에형성된경사면이 5∼10°의경사각도로되어있어단차피복이우수한산화처리가가능하며, 이에따라전류붕괴현상을개선하는등의우수한신뢰성을가지는반도체소자의제공이가능하다.

    Abstract translation: 本发明涉及能够防止早期击穿电压的p-n结半导体器件及其制造方法。 根据本发明的能够防止早期击穿电压的p-n结半导体器件包括:衬底; 以及半导体操作层,层叠在所述基板上,其中,所述pn结的预定高度形成在所述半导体操作层的预定部分上,所述突出部分的边缘表面由竖直平面形成,并且所述上半部分是曲面 或者上表面或上表面的上半部分,上表面的下半部分由曲面或倾斜面形成。 根据本发明,由于半导体器件的边缘部分形成为半弯曲或倒角形状,所以与体区域相比,半导体器件的边缘表面上的耗尽层的厚度相对减小 可以抑制半导体器件的早期击穿电压。 另外,由于形成在半导体元件的边缘部分上的倾斜表面具有5至10度的半径,因此可以提供具有优异可靠性的半导体器件,例如改善电流崩塌现象, 我会的。

    가스를 이용한 웨이퍼 및 웨이퍼커버 냉각장치
    8.
    发明授权
    가스를 이용한 웨이퍼 및 웨이퍼커버 냉각장치 有权
    使用气体的冷却和冷却器的冷却装置

    公开(公告)号:KR101303005B1

    公开(公告)日:2013-09-03

    申请号:KR1020120029106

    申请日:2012-03-22

    CPC classification number: H01L21/67109 H01L21/67069

    Abstract: PURPOSE: A cooling apparatus for a wafer and a wafer cover using a gas is provided to prevent thermal damage to a wafer by forming a through hole in a tray for mounting a wafer. CONSTITUTION: A through hole (130) is formed in a tray. The tray transfers a low temperature gas to a wafer and a wafer cover. A tray body (110) is formed around a tray central part (120). An O-ring is in contact with the lower part of the wafer cover. An O-ring accommodating groove is formed along the cylindrical surface of the tray body.

    Abstract translation: 目的:提供一种用于晶片的冷却装置和使用气体的晶片盖,以通过在用于安装晶片的托盘中形成通孔来防止对晶片的热损伤。 构成:在托盘中形成通孔(130)。 托盘将低温气体传送到晶片和晶片盖。 托盘主体(110)围绕托盘中心部分(120)形成。 O形圈与晶片盖的下部接触。 沿托盘体的圆筒面形成有O形环容纳槽。

    임프린트 스템프를 이용한 발광다이오드 소자의 제조 방법
    9.
    发明公开
    임프린트 스템프를 이용한 발광다이오드 소자의 제조 방법 有权
    发光二极管及其制造方法使用IMPRINT STEMP

    公开(公告)号:KR1020130068667A

    公开(公告)日:2013-06-26

    申请号:KR1020110135976

    申请日:2011-12-16

    CPC classification number: H01L33/005 H01L33/22 H01L2933/0083

    Abstract: PURPOSE: A manufacturing method of a light emitting diode using an imprint stamp is provided to increase light extraction efficiency by forming a concave-convex pattern on the upper part of an n-type semiconductor layer or a p-type semiconductor layer. CONSTITUTION: An n-type semiconductor layer(105) including a concave-convex pattern is formed on the lower side of an n-electrode(106). An active layer(104) emitting light is formed on the lower side of the n-type semiconductor layer. A p-type semiconductor layer(103) is formed on the lower part of the active layer. A combination metal layer(102) reflecting the light generated in the active layer is formed on the lower part of the p-type semiconductor layer. A substrate or a thin film(101) is formed on the lower part of the combination metal layer.

    Abstract translation: 目的:提供使用压印印模的发光二极管的制造方法,以通过在n型半导体层或p型半导体层的上部形成凹凸图案来提高光提取效率。 构成:在n电极(106)的下侧形成有包含凹凸图案的n型半导体层(105)。 在n型半导体层的下侧形成发光的有源层(104)。 在有源层的下部形成p型半导体层(103)。 反射在有源层中产生的光的组合金属层(102)形成在p型半导体层的下部。 在组合金属层的下部形成有基板或薄膜(101)。

Patent Agency Ranking