公开(公告)号：KR1020140046429A

公开(公告)日：2014-04-18

申请号：KR1020140033873

申请日：2014-03-24

Applicant: 도쿄엘렉트론가부시키가이샤

Inventor： 아키야마고지 ,  히가시지마히로카즈 ,  다나카요시츠구 ,  아카사카야스시 ,  야마시타고지

IPC: H01L21/316

CPC classification number: H01L21/3105 ,  H01L21/02178 ,  H01L21/02181 ,  H01L21/26566 ,  H01L21/28185 ,  H01L29/517

Abstract: The objective of the present invention is to provide a method for manufacturing a high integration semiconductor device which has a dielectric layer with high dielectric constant and low leakage current. The objective of the present invention is solved by providing a method for manufacturing a semiconductor device, which includes a layer formation process of forming a dielectric layer on a semiconductor substrate, a heat-treating process of heat-treating the dielectric layer, and an irradiation process of emitting an ionized gas cluster to the dielectric layer after the heat-treating process. [Reference numerals] (AA) Start; (BB) End; (S102) Form a dielectric layer; (S104) Heat treatment; (S106) Emit a gas cluster

Abstract translation: 本发明的目的是提供一种具有高介电常数和低泄漏电流的电介质层的高集成半导体器件的制造方法。 本发明的目的是通过提供一种半导体器件的制造方法来实现的，该半导体器件包括在半导体衬底上形成电介质层的层形成工艺，热处理介电层的热处理和照射 在热处理工序之后，将电离气体簇发射到电介质层的工序。 （附图标记）（AA）开始; （BB）结束; （S102）形成介电层; （S104）热处理; （S106）发出气体簇

公开(公告)号：KR101019799B1

公开(公告)日：2011-03-04

申请号：KR1020087014896

申请日：2006-11-22

Applicant: 도쿄엘렉트론가부시키가이샤

Inventor： 야마자키가즈요시 ,  아오야마신타로 ,  아키야마고지

IPC: H01L21/316 ,  H01L21/336

CPC classification number: H01L21/67207 ,  H01L21/268 ,  H01L21/28211 ,  H01L21/31645 ,  H01L21/318

Abstract: 유기 금속 화합물 재료를 이용하여 피처리체의 표면에 형성된 고유전체 박막의 개질 방법에 있어서, 상기 고유전체 박막이 표면에 형성된 상기 피처리체를 준비하는 준비 공정과, 상기 피처리체를 소정의 온도로 유지하면서 불활성 가스의 분위기 중에서 상기 고유전체 박막에 자외선을 조사함으로써 상기 고유전체 박막의 개질을 실행하는 개질 공정을 구비하도록 구성한다. 이것에 의해, 고유전체 박막 내에서 탄소 성분을 제거함과 아울러, 전체를 소성하여 밀도를 향상시켜, 결손의 발생을 방지하고, 또한 막 밀도를 향상시키는 것으로 비유전율을 높이고, 높은 전기 특성을 얻을 수 있다.

公开(公告)号：KR1020030080230A

公开(公告)日：2003-10-11

申请号：KR1020037011210

申请日：2002-02-28

Applicant: 도쿄엘렉트론가부시키가이샤

Inventor： 히시야신고 ,  아키야마고지 ,  후루사와요시카즈 ,  아오키기미야

IPC: H01L21/316

CPC classification number: H01L21/02238 ,  H01L21/02255 ,  H01L21/02299 ,  H01L21/31658 ,  H01L21/31662 ,  Y10S438/909

Abstract: 웨이퍼의 전체에 걸쳐 막두께 및 막질에 있어서 균일성이 높은 양질의 산화막을 유리하게 형성할 수 있는 산화막 형성방법을 제공하는 것. 산화막 형성방법은, 반응용기내에 배치된 웨이퍼에 대해서, 감압조건하에서, 활성산화종 또는 활성산화종을 포함하는 분위기에 의한 산화처리를 하는 것에 의해, 웨이퍼의 표면에 보호산화막을 형성하는 전처리공정과, 이 웨이퍼에 대해서, 감압조건하에서 소정의 온도로 산화처리하는 것에 의해, 산화막을 형성하는 산화막 형성공정을 갖는다. 산화막 형성공정은, 전처리공정이 행하여진 반응용기에 있어서 전처리공정에 연속하여 행하여지는 것이 바람직하다. 전처리공정은, 산화막 형성공정보다 낮은 온도로 행하여지는 것이 바람직하고, 또한, 산화막 형성공정보다 감압의 정도가 높은 감압조건하에서 행하여지는 것이 바람직하다. 이 산화막 형성방법에 의하면, 양호한 트랜지스터소자의 게이트절연막이 형성된다.

公开(公告)号：KR101923808B1

公开(公告)日：2018-11-29

申请号：KR1020170014231

申请日：2017-02-01

Applicant: 도쿄엘렉트론가부시키가이샤

Inventor： 시라가겐타로 ,  아키야마고지 ,  미야하라쥰야 ,  후지노유타카

IPC: H01L21/8238 ,  H01L29/423 ,  H01L21/02 ,  H05H1/46 ,  H01J49/10 ,  H01L21/768

CPC classification number: H01L21/28088 ,  H01J37/32192 ,  H01J37/3222 ,  H01L21/321 ,  H01L21/823842 ,  H01L21/823857 ,  H01L29/4966 ,  H01L29/517 ,  H01L29/78

Abstract: (과제) 공정의증가를억제하면서곤란성을수반하는일 없이 MOS 트랜지스터의임계치제어를행한다. (해결수단) 반도체기판의주면의 MOS 트랜지스터의채널영역에, 게이트절연막을형성하고, 게이트절연막의위에제 1 전극층을형성하고, 제 1 전극층의위에, 일함수조정용금속을포함하는제 2 전극층을형성하고, 그후, 마이크로파플라즈마처리장치에의한산화처리또는질화처리에의해, 일함수조정용금속을불활성화하고, 상기 MOS 트랜지스터의임계치제어를행한다.

公开(公告)号：KR1020120134011A

公开(公告)日：2012-12-11

申请号：KR1020120051882

申请日：2012-05-16

Applicant: 도쿄엘렉트론가부시키가이샤

Inventor： 아키야마고지 ,  히가시지마히로카즈 ,  다나카요시츠구 ,  아카사카야스시 ,  야마시타고지

IPC: H01L21/316 ,  H01L21/205

CPC classification number: H01L21/26566 ,  H01L21/02271 ,  H01L21/28185 ,  H01L21/3105 ,  H01L29/517

Abstract: PURPOSE: A manufacturing method for a semiconductor device is provided to produce a highly integrated semiconductor device by forming a dielectric film having a low leakage current without lowering a dielectric constant. CONSTITUTION: A dielectric film is formed on a semiconductor substrate(S102). A dielectric film is heat-treated(S104). An ionized gas cluster is irradiated on the dielectric film which is heat-treated(S106). A film thickness of the dielectric film is below 2nm. The gas cluster comprises a gas cluster comprising oxygen or nitrogen. [Reference numerals] (AA) Start; (BB) End; (S102) Forming a dielectric film; (S104) Thermal treatment; (S106) Irradiating a gas cluster

Abstract translation: 目的：提供半导体器件的制造方法，通过在不降低介电常数的情况下形成具有低漏电流的电介质膜来制造高度集成的半导体器件。 构成：在半导体基板上形成电介质膜（S102）。 对电介质膜进行热处理（S104）。 将电离气体簇照射在被热处理的电介质膜上（S106）。 电介质膜的膜厚度低于2nm。 气体簇包括包含氧或氮的气体团。 （附图标记）（AA）开始; （BB）结束; （S102）形成介电膜; （S104）热处理; （S106）对气体簇进行照射

公开(公告)号：KR100854543B1

公开(公告)日：2008-08-26

申请号：KR1020037011210

申请日：2002-02-28

Applicant: 도쿄엘렉트론가부시키가이샤

Inventor： 히시야신고 ,  아키야마고지 ,  후루사와요시카즈 ,  아오키기미야

IPC: H01L21/316

CPC classification number: H01L21/02238 ,  H01L21/02255 ,  H01L21/02299 ,  H01L21/31658 ,  H01L21/31662 ,  Y10S438/909

Abstract: 웨이퍼의 전체에 걸쳐 막두께 및 막질에 있어서 균일성이 높은 양질의 산화막을 유리하게 형성할 수 있는 산화막 형성방법을 제공하는 것. 산화막 형성방법은, 반응용기내에 배치된 웨이퍼에 대해서, 감압조건하에서, 활성산화종 또는 활성산화종을 포함하는 분위기에 의한 산화처리를 하는 것에 의해, 웨이퍼의 표면에 보호산화막을 형성하는 전처리공정과, 이 웨이퍼에 대해서, 감압조건하에서 소정의 온도로 산화처리하는 것에 의해, 산화막을 형성하는 산화막 형성공정을 갖는다. 산화막 형성공정은, 전처리공정이 행하여진 반응용기에 있어서 전처리공정에 연속하여 행하여지는 것이 바람직하다. 전처리공정은, 산화막 형성공정보다 낮은 온도로 행하여지는 것이 바람직하고, 또한, 산화막 형성공정보다 감압의 정도가 높은 감압조건하에서 행하여지는 것이 바람직하다. 이 산화막 형성방법에 의하면, 양호한 트랜지스터소자의 게이트절연막이 형성된다.

公开(公告)号：KR1020080073336A

公开(公告)日：2008-08-08

申请号：KR1020087014405

申请日：2006-11-24

Applicant: 도쿄엘렉트론가부시키가이샤

Inventor： 야마사키히데아키 ,  아키야마고지 ,  야마자키가즈요시 ,  가와노유미코

IPC: H01L29/78 ,  H01L21/28 ,  C23C16/56

CPC classification number: C23C16/16 ,  C23C8/16 ,  C23C8/36 ,  C23C16/56 ,  H01L21/28079 ,  H01L21/28176 ,  H01L29/495 ,  H01L29/517

Abstract: On a Si substrate (1), i.e., a semiconductor substrate, a gate insulating film (2) is formed, and then a W film (3a) is formed on the gate insulating film (2) by CVD wherein a film forming gas including W(CO)6 gas is used. Then, the film is oxidized under existence of the reducing gas, and the W in the W film (3a) is not oxidized but only C is selectively oxidized to reduce the concentration of C contained in the W film (3a). Then, after performing heat treatment as needed, resist coating, patterning, etching and the like are performed, then, an impurity diffused region (10) is formed by ion implantation and the like, and a semiconductor device having a MOS structure is formed.

Abstract translation: 在Si衬底（1）即半导体衬底上形成栅极绝缘膜（2），然后通过CVD在栅极绝缘膜（2）上形成W膜（3a），其中成膜气体包括 使用W（CO）6气体。 然后，在存在还原气体的情况下，膜被氧化，并且W膜（3a）中的W不被氧化，而仅选择性地氧化C以降低W膜（3a）中所含的C的浓度。 然后，根据需要进行热处理后，进行抗蚀剂涂布，图案化，蚀刻等，然后通过离子注入等形成杂质扩散区域（10），形成具有MOS结构的半导体器件。

公开(公告)号：KR101816960B1

公开(公告)日：2018-01-09

申请号：KR1020140033873

申请日：2014-03-24

Applicant: 도쿄엘렉트론가부시키가이샤

Inventor： 아키야마고지 ,  히가시지마히로카즈 ,  다나카요시츠구 ,  아카사카야스시 ,  야마시타고지

IPC: H01L21/316

CPC classification number: H01L21/3105 ,  H01L21/02178 ,  H01L21/02181 ,  H01L21/26566 ,  H01L21/28185 ,  H01L29/517

Abstract: 본발명은높은유전율로누설전류가낮은유전체막을갖는고집적화가능한반도체장치의제조방법을제공하는것을과제로한다. 반도체기판상에유전체막을형성하는성막공정과, 상기유전체막을열처리하는열처리공정과, 상기열처리후의유전체막에이온화된가스클러스터를조사하는조사공정을포함하는것을특징으로하는반도체장치의제조방법을제공함으로써상기과제를해결한다.

Abstract translation: 本发明将是零，并且提供一种制造能够具有高介电常数的电介质膜的低漏电流的高度集成的半导体器件的方法。 提供一种制造半导体装置，其特征在于它包括照射在膜形成电介质膜的工序的半导体基板上形成的气体团簇离子化的照射步骤，和热处理后的热处理在电介质膜，电介质膜的热处理工序的方法 从而解决上述问题。

公开(公告)号：KR1020170092114A

公开(公告)日：2017-08-10

申请号：KR1020170014231

申请日：2017-02-01

Applicant: 도쿄엘렉트론가부시키가이샤

Inventor： 시라가겐타로 ,  아키야마고지 ,  미야하라쥰야 ,  후지노유타카

IPC: H01L21/8238 ,  H01L29/423 ,  H01L21/02 ,  H05H1/46 ,  H01J49/10 ,  H01L21/768

CPC classification number: H01L21/28088 ,  H01L21/321 ,  H01L21/823842 ,  H01L21/823857 ,  H01L29/4966 ,  H01L29/517

Abstract: (과제) 공정의증가를억제하면서곤란성을수반하는일 없이 MOS 트랜지스터의임계치제어를행한다. (해결수단) 반도체기판의주면의 MOS 트랜지스터의채널영역에, 게이트절연막을형성하고, 게이트절연막의위에제 1 전극층을형성하고, 제 1 전극층의위에, 일함수조정용금속을포함하는제 2 전극층을형성하고, 그후, 마이크로파플라즈마처리장치에의한산화처리또는질화처리에의해, 일함수조정용금속을불활성화하고, 상기 MOS 트랜지스터의임계치제어를행한다.

Abstract translation: （问题）MOS晶体管的阈值控制是在不增加难度的情况下进行的，同时抑制了处理的增加。 在栅绝缘膜上形成第一电极层;在第一电极层上形成包含功函数调节金属的第二电极层; 之后，通过利用微波等离子体处理装置的氧化处理或硝化处理，使功函数调整用金属失活，进行MOS晶体管的阈值控制。

公开(公告)号：KR100980528B1

公开(公告)日：2010-09-07

申请号：KR1020087014405

申请日：2006-11-24

Applicant: 도쿄엘렉트론가부시키가이샤

Inventor： 야마사키히데아키 ,  아키야마고지 ,  야마자키가즈요시 ,  가와노유미코

IPC: H01L29/78 ,  H01L21/28 ,  C23C16/56

CPC classification number: C23C16/16 ,  C23C8/16 ,  C23C8/36 ,  C23C16/56 ,  H01L21/28079 ,  H01L21/28176 ,  H01L29/495 ,  H01L29/517

Abstract: 반도체 기판인 Si기판(1) 상에, 게이트 절연막(2)을 형성하고, 계속해서 게이트 절연막(2) 상에, W(CO)
6 가스를 포함하는 성막 가스 이용한 CVD에 의해, W계막(3a)을 형성한다. 그 후, 환원성 가스의 존재하에서 산화 처리하고, W 계막(3a)중의 W는 산화시키지 않고 C만을 선택적으로 산화시켜서 W계막(3a)중에 포함되는 C농도를 감소시킨다. 그 후, 필요에 따라서 열처리를 실시한 후, 레지스트 도포, 패터닝, 에칭 등을 실행하고, 또한 이온 주입 등에 의해 불순물 확산 영역(10)을 형성하고, MOS 구조의 반도체 장치를 형성한다.