公开(公告)号：EP1846947A4

公开(公告)日：2009-04-15

申请号：EP05852630

申请日：2005-12-02

Applicant: IBM

Inventor： VEREECKEN PHILIPPE M ,  BASKER VEERARAGHAVAN ,  CABRAL CYRIL JR ,  COOPER EMANUEL I ,  DELIGIANNI HARIKLIA ,  FRANK MARTIN M ,  JAMMY RAJARAO ,  PARUCHURI VAMSI KRISHNA ,  SAENGER KATHERINE L ,  SHAO XIAOYAN

IPC: H01L21/302 ,  H01L29/745

CPC classification number: H01L21/2885 ,  C25D3/50 ,  C25D5/02 ,  C25D5/024 ,  C25D5/54 ,  C25D7/123 ,  C25D9/04 ,  C25F3/14 ,  H01L21/28079 ,  H01L21/28114 ,  H01L21/76885 ,  H01L29/513 ,  H01L29/517 ,  H01L29/78648

Abstract: A method for electroplating a gate metal (9) or other conducting or semiconducting material on a gate dielectric (2) is provided. The method involves selecting a substrate (3, 4), dielectric layer, and electrolyte solution or melt, wherein the combination of the substrate, dielectric layer, and electrolyte solution or melt allow an electrochemical current to be generated at an interface between the dielectric layer and the electrolyte solution or melt.

公开(公告)号：JP2012160730A

公开(公告)日：2012-08-23

申请号：JP2012014172

申请日：2012-01-26

Applicant: Globalfoundries Inc ,  Internatl Business Mach Corp ,  Toshiba Corp ,  インターナショナル・ビジネス・マシーンズ・コーポレーションInternational Business Maschines Corporation ,  グローバルファウンドリーズ・インコーポレイテッド ,  株式会社東芝

Inventor： KAWASAKI HIROHISA ,  BASKER VEERARAGHAVAN ,  HEMANT ADHIKARI ,  WITOLD MASZARA

IPC: H01L29/78 ,  H01L21/336 ,  H01L29/786

CPC classification number: H01L29/66795 ,  H01L29/785

Abstract: PROBLEM TO BE SOLVED: To provide a method of forming fins capable of improving the fin height.SOLUTION: In a method of forming fins, first, a multilayer structure is formed on a semiconductor substrate. The semiconductor structure includes a first layer on the semiconductor substrate, a second layer on the first layer, and a third layer on the second layer. Next, in order to form a plurality of fins composed of a plurality of portions of the semiconductor substrate and the semiconductor structure, a plurality of upper portions of the semiconductor substrate and a plurality of portions of the semiconductor structure are removed. Subsequently, the first layer is selectively oxidized while the oxidation speed of the second layer and the third layer is smaller than that of the first layer. Subsequently, gaps between the plurality of fins are filled with an insulating material after the selective oxidation. Then, at least a portion of the insulating material is recessed so that the fins are exposed to make at least one side surface or the top surface of the fins become a channel region.

Abstract translation: 要解决的问题：提供一种形成能够改善翅片高度的翅片的方法。 解决方案：在一种形成翅片的方法中，首先，在半导体衬底上形成多层结构。 半导体结构包括半导体衬底上的第一层，第一层上的第二层和第二层上的第三层。 接下来，为了形成由半导体衬底和半导体结构的多个部分组成的多个散热片，半导体衬底的多个上部和半导体结构的多个部分被去除。 随后，第一层被选择性氧化，而第二层和第三层的氧化速度小于第一层的氧化速度。 随后，在选择性氧化之后，多个翅片之间的间隙被绝缘材料填充。 然后，绝缘材料的至少一部分被凹入，使得翅片暴露以形成至少一个侧表面或翅片的顶表面成为沟道区域。 版权所有（C）2012，JPO＆INPIT

公开(公告)号：DE112020002838T5

公开(公告)日：2022-02-24

申请号：DE112020002838

申请日：2020-06-15

Applicant: IBM

Inventor： XIE RUILONG ,  RADENS CARL ,  CHENG KANGGUO ,  BASKER VEERARAGHAVAN

IPC: H01L21/8234 ,  H01L21/336 ,  H01L21/762 ,  H01L21/8238 ,  H01L27/088 ,  H01L27/092 ,  H10B10/00

Abstract: Ein Verfahren zum Bilden einer Halbleiterstruktur weist auf: Bilden von Fins über einem Substrat, Bilden eines die Fins umgebenden Bereichs für eine flache Grabenisolation über dem Substrat und Bilden von Nanosheet-Stapeln, die Kanäle für Nanosheet-Feldeffekttransistoren bereitstellen. Das Verfahren weist außerdem auf: Bilden eines Kanalschutzüberzugs über einem Teilbereich von Seitenwänden und einer oberen Oberfläche eines ersten Nanosheet-Stapels, der über einem ersten Fin ausgebildet ist, wobei der Kanalschutzüberzug des Weiteren über einem Teilbereich des Bereichs für eine flache Grabenisolation gebildet wird, der sich von den Seitenwänden des ersten Nanosheet-Stapels in Richtung zu einem zweiten Nanosheet-Stapel erstreckt, der über einem zweiten Fin ausgebildet ist. Das Verfahren weist des Weiteren auf: Bilden von Gate-Stapeln, die freiliegende Bereiche der Nanosheet-Stapel umgeben, Bilden einer asymmetrischen selbstausgerichteten Gate-Isolations-Struktur über dem Kanalschutzüberzug und Bilden einer symmetrischen selbstausgerichteten Gate-Isolations-Struktur über einem Teilbereich des Bereichs für eine flache Grabenisolation zwischen einem dritten Fin und einem vierten Fin.