-
公开(公告)号：DE10340902A1
公开(公告)日：2005-02-03
申请号：DE10340902
申请日：2003-09-02
Applicant: INFINEON TECHNOLOGIES AG
Inventor： BEER GOTTFRIED , FUERGUT EDWARD , BAUER MICHAEL , BEMMERL THOMAS , FINK MARKUS , JEREBIC SIMON , STROBEL PETER , VILSMEIER HERMANN
Abstract: The biochip (4) side surfaces (7) interlock and/or are interference-fitted into the inner walls (3) of the sample chamber (2). Biochip and sample chamber form a transverse pressure- or shrink connection. The connection is alternatively a snap fit. The biochip is circular or rectangular in shape. Chip edges and/or the chamber have seals. The chip is square with rounded corners. The sample chamber is a cuvette. The biochip has a plastic substrate.
-
公开(公告)号：DE102011053518A1
公开(公告)日：2012-03-15
申请号：DE102011053518
申请日：2011-09-12
Applicant: INFINEON TECHNOLOGIES AG
Inventor： FUERGUT EDWARD , FINK MARKUS
Abstract: Das Verfahren umfasst das Vorsehen von mehreren Halbleiterchips (40) und das Anordnen der mehreren Halbleiterchips (40) auf einem Träger (30; 300). Eine Formpressvorrichtung (100; 200) wird vorgesehen, die ein erstes Werkzeug (10) und ein zweites Werkzeug (20) umfasst. Der Träger (30; 300) wird auf dem ersten Werkzeug (10) der Formpressvorrichtung (100; 200) angeordnet und die Halbleiterchips (40) werden in einem Formmaterial (60) durch Formpressen eingekapselt. Während des Formpressens wird eine Wärmeübertragung vom ersten Werkzeug (10) auf eine obere Oberfläche des Trägers (30; 300) verzögert.
-
公开(公告)号：DE102006001792A1
公开(公告)日：2007-07-26
申请号：DE102006001792
申请日：2006-01-12
Applicant: INFINEON TECHNOLOGIES AG
Inventor： BRUNNHUBER MARKUS , JETTEN HANS-GERD , FINK MARKUS
IPC: H01L23/36 , H01L21/50 , H01L23/50 , H01L25/065
Abstract: The semiconductor module has a semiconductor chip stack (2) arranged on a wiring substrate (3), where a heat conducting layer e.g. a foil (19) with anisotropic heat conducting particles is arranged between semiconductor chips (4,5). The layer has anisotropic heat conducting particles in vertical direction to the layer and/or foil and lower heat conductivity towards the layer and/or the foil. Independent claims are also included for the following: (1) foil for heat dissipation of semiconductor chip stack (2) method for the production of a semiconductor module.
-
Patent Agency Ranking
公开(公告)号：DE102011053518B4
公开(公告)日：2017-10-12
申请号：DE102011053518
申请日：2011-09-12
Applicant: INFINEON TECHNOLOGIES AG
Inventor： FUERGUT EDWARD , FINK MARKUS
Abstract: Verfahren zur Herstellung eines Halbleiterchip-Paneels in erweiterter Waferebenen-Verkapselungstechnologie, wobei das Verfahren folgende Schritte aufweist: Vorsehen von mehreren Halbleiterchips (40); Befestigen eines Klebebandes (50) an einer oberen Oberfläche eines Trägers (30); Anordnen der Halbleiterchips (40) auf dem Klebeband (50); Vorsehen einer Formpressvorrichtung mit einem ersten Werkzeug (10) und einem zweiten Werkzeug (20); Anordnen des Trägers (30) zusammen mit den mittels Klebeband (50) befestigten Halbleiterchips (40) auf dem ersten Werkzeug (10) der Formpressvorrichtung; Einkapseln der Halbleiterchips (40) in einem Formmaterial (60) durch Formpressen, wobei während des Formpressens in einer ersten Zeitspanne, die eine Pressphase definiert, ein Spalt zwischen dem ersten Werkzeug (10) und dem Träger (30) geschaffen ist, der eine Wärmeübertragung vom ersten Werkzeug (10) auf die obere Oberfläche des Trägers (30) hemmt, und in einer zweiten Zeitspanne, die eine Aushärtungsphase definiert, kein Spalt zwischen dem ersten Werkzeug (10) und dem Träger (30) vorhanden ist, so dass eine Temperatur des Klebebandes (50) während einer Pressphase des Formpressens niedriger ist als während einer Aushärtungsphase des Formpressens, wobei eine Haftkraft des Klebebandes während der Pressphase erhalten bleibt.
-
公开(公告)号：DE10308855A1
公开(公告)日：2004-09-16
申请号：DE10308855
申请日：2003-02-27
Applicant: INFINEON TECHNOLOGIES AG
Inventor： BAUER MICHAEL , STROBEL PETER , OFNER GERALD , FUERGUT EDWARD , JEREBIC SIMON , BEMMERL THOMAS , FINK MARKUS , VILSMEIER HERMANN
IPC: H01L21/60 , H01L21/78 , H01L23/31 , H01L23/48 , H01L23/485 , H01L25/065 , H01L23/50
Abstract: Semiconductor wafer for electronic components (2) has on its top surface integrated circuits for semiconductor chips (6) in lines and columns. Between integrated circuits are located strip-shaped dividing regions for chips, which contain through contacts with perforations, extending to rear side of wafer. Walls (11) of perforation contain metal film (12), or insulating layer (30) coated with metal film. Preferably through contacts contain meltable solder material. Integrated circuits are located on top side (14), while rims (15-18), at least one including rim contacts (19). Independent claims are included for semiconductor chip, electronic component and method for producing semiconductor wafer.
-
公开(公告)号：DE10320090A1
公开(公告)日：2004-08-26
申请号：DE10320090
申请日：2003-05-05
Applicant: INFINEON TECHNOLOGIES AG
Inventor： BAUER MICHAEL , FUERGUT EDWARD , VILSMEIER HERMANN , GROENINGER HORST , BEMMERL THOMAS , FINK MARKUS
IPC: H01L21/98 , H01L23/498 , H01L23/538 , H01L25/065 , H05K1/18 , H05K3/10 , H01L23/532 , H01L21/768
Abstract: Electronic assembly, especially a printed circuit board, has electronic components (1-3) that are connected via electrical contacts (6) and a conducting region (7) made from plastic (11) that has conductor tracks (8) made from carbonized plastic and or agglomerated nano-particles. The conductor tracks are connected to the component contacts (6) or external contacts (9). Independent claims are also included for the following:- (a) a device for manufacture of a circuit board with carbonized plastic conductor tracks and; (b) a method of manufacture of a circuit board with carbonized plastic conductor tracks.
-
公开(公告)号：DE102023205266A1
公开(公告)日：2024-12-12
申请号：DE102023205266
申请日：2023-06-06
Applicant: INFINEON TECHNOLOGIES AG
Inventor： SAUERLAND FRANK , SPECKELS ROLAND , FINK MARKUS
Abstract: Ein Halbleitermodul umfasst ein Leistungselektroniksubstrat, umfassend eine erste leitende Schicht, eine zweite leitende Schicht und eine Isolierschicht, die die erste und die zweite leitende Schicht trennt; mindestens einen Halbleiterchip, der über der ersten leitenden Schicht angeordnet ist; und einen Formkörper, umfassend eine erste Seite und eine gegenüberliegende zweite Seite, wobei der Formkörper den Halbleiterchip einkapselt und das Leistungselektroniksubstrat teilweise einkapselt, so dass die zweite leitende Schicht zumindest teilweise von der zweiten Seite des Formkörpers freiliegt, wobei die Isolierschicht über eine Kontur der ersten leitenden Schicht und/oder über eine Kontur der zweiten leitenden Schicht an lateralen Seiten des Leistungselektroniksubstrats durch einen Vorsprung ungleich Null vorsteht, und wobei ein Verhältnis einer Dicke der Isolierschicht zu einer Länge des Vorsprungs 0,8 oder mehr beträgt.
-
公开(公告)号：DE102005002812A1
公开(公告)日：2006-08-03
申请号：DE102005002812
申请日：2005-01-20
Applicant: INFINEON TECHNOLOGIES AG
Inventor： LUCKNER UWE , ERNST GEORG , CARMONA MANUEL , FINK MARKUS
Abstract: A heat sink is arranged on a main circuit board of an electronic module. The heat sink includes a three-dimensionally structured thermally conductive plate with a press-on region and with snap-action hooks. The snap-action hooks are arranged approximately at right angles with respect to the press-on region and are resiliently connected to the press-on region. The snap-action hooks are latched into place, with pressure generation of the press-on region onto a rear side of a surface-mountable semiconductor device, into corresponding passage openings of the circuit board. A plastically deformable thermal composition is disposed between the rear side of the semiconductor device and the press-on region of the heat sink so as to form an intermediate layer therebetween to provide compensation for the thickness tolerances of the semiconductor device.
-
-
-
-
-
-
-
Search Results
8
records
(took 0.022 seconds)
