中科微点-全球专利检索

  1. Login
  2. Sign Up

Search Results

7 records (took 0.053 seconds)

    COMPONENT ARRANGEMENT WITH AN OPTIMIZED ASSEMBLY CAPABILITY
    1.
    发明申请
    COMPONENT ARRANGEMENT WITH AN OPTIMIZED ASSEMBLY CAPABILITY 审中-公开
    具有优化组装能力的组件安排

    公开(公告)号：WO2006015685A3

    公开(公告)日：2006-06-01

    申请号：PCT/EP2005007675

    申请日：2005-07-14

    Applicant: INFINEON TECHNOLOGIES AG ,  MAUDER ANTON ,  SCHOLZ WOLFGANG

    Inventor： MAUDER ANTON ,  SCHOLZ WOLFGANG

    IPC: H05K7/20

    CPC classification number: G02B6/4494 ,  G02B6/441 ,  H01L2924/0002 ,  H05K3/325 ,  H05K2201/10409 ,  H05K2201/10689 ,  H05K2201/2036 ,  H01L2924/00

    Abstract: The invention relates to a component arrangement comprising: an electronics module (10); a heat sink (20) contacted by the electronics module (10); a printed circuit board (30), and; a fastening means (40) for fastening the electronics module (10) to the printed circuit board (30) and to the heat sink (20). The electronics module (10) has at least one elastic connecting limb (11) for the solder-free contacting of the electronics module (10) with the printed circuit board (30) and has a location (14) for the fastening means (40). The electronics module (10) additionally comprises a decoupling means (12) for decoupling the force of pressure between the connecting limb (11) and the printed circuit board (30) from the contact force between the heat sink (20) and the electronics module (10). Another aspect of the invention concerns an electronics module (10) that can be used in the aforementioned component arrangement.

    Abstract translation: 本发明涉及一种具有电子模块的部件装置。 （10），一个与电子模块（10）接触的散热器（20），一个印刷电路板（30）以及用于将电子模块（10）与印刷电路板（30）和散热器（20）固定的紧固装置（40）。 在这种情况下，电子模块（10）具有用于电子模块（10）与电路板（30）的无焊接接触的至少一个弹性连接腿（11）和用于紧固装置（40）的接收器（14）。 此外，电子模块（10）包括用于将连接腿（11）和印刷电路板（30）之间的压缩力与散热器（20）和电子模块（10）之间的接触力分离的解耦装置（12）。 本发明的另一方面涉及可用于这种部件组件的电子模块（10）。

    Verfahren zum Herstellen einer integrierten Halbleiterschaltungsanordnung
    2.
    发明专利
    Verfahren zum Herstellen einer integrierten Halbleiterschaltungsanordnung 未知

    公开(公告)号：DE10361696B4

    公开(公告)日：2016-03-10

    申请号：DE10361696

    申请日：2003-12-30

    Applicant: INFINEON TECHNOLOGIES AG

    Inventor： MAUDER ANTON DR ,  SCHOLZ WOLFGANG ,  ROSSMEIER LUDWIG

    IPC: H01L21/50 ,  H01L21/60 ,  H01L23/12 ,  H01L23/16 ,  H01L23/48 ,  H01L23/482 ,  H01L23/495 ,  H01L23/58 ,  H01L25/04 ,  H01L25/065 ,  H01L31/16

    Abstract: Verfahren zum Herstellen einer integrierten Halbleiterschaltungsanordnung, – bei welchem mindestens ein erster und ein zweiter Chip (10, 20) räumlich eng benachbart ausgebildet und gemeinsam in einer Gehäuseeinrichtung (30) auf einem Leiterrahmen (50) aufgenommen werden, – wobei zur galvanischen Trennung der Chips (10, 20) voneinander jeweils ein erstes Isolationselement (41, 42) nur zwischen der Rückseite jedes einzelnen Chips (10, 20) und dem Leiterrahmen (50) ausgebildet wird, – wobei zur lateralen Beabstandung und lateralen galvanischen Isolation der Chips (10, 20) voneinander zwischen den Chips (10, 20) ein laterales zweites Isolationselement (43) angeordnet wird, das als gefüllte Grabenstruktur eines die Chips (10, 20) lateral trennenden Grabens (70) ausgebildet wird, und – wobei mindestens ein Isolationselement der ersten und zweiten Isolationselemente (41–43) als eine beim Prozessieren mindestens eines Chips (10, 20) integriert mitprozessierte Struktur ausgebildet wird.

    Package mit Transistorchip zwischen Träger und leitfähiger Struktur und mit thermisch leitfähiger elektrisch isolierender Schicht
    7.
    发明专利
    Package mit Transistorchip zwischen Träger und leitfähiger Struktur und mit thermisch leitfähiger elektrisch isolierender Schicht 未知

    公开(公告)号：DE102023123825A1

    公开(公告)日：2025-03-06

    申请号：DE102023123825

    申请日：2023-09-05

    Applicant: INFINEON TECHNOLOGIES AG

    Inventor： SCHOLZ WOLFGANG ,  STEGNER ANDRE RAINER ,  BÖHM MARCUS ,  SCHMÖLZER BERND RICHARD ,  HOLZMANN LISA MARIE ,  SCHARF THORSTEN

    IPC: H01L23/488 ,  H01L21/50 ,  H01L23/053 ,  H10D80/20

    Abstract: Ein Package (100) aufweisend einen Träger (102), einen ersten Chip (104) mit einem integrierten Transistor und aufweisend einen ersten Anschluss (106), welcher auf dem Träger (102) befestigt ist, einen zweiten Anschluss (108), und einen dritten Anschluss (110), wobei der erste Anschluss (106) und der dritte Anschluss (110) auf einer Hauptoberfläche des ersten Chips (104) gebildet sind, und der zweite Anschluss (108) auf einer gegenüberliegenden anderen Hauptoberfläche des ersten Chips (104) gebildet ist, wobei der erste Anschluss (106) ein Source- oder Emitter-Anschluss ist, der zweite Anschluss (108) ein Drain- oder Kollektoranschluss ist, und der dritte Anschluss (110) ein Gate- oder Basis-Anschluss ist, eine leitfähige Struktur (103), welche zumindest teilweise elektrisch leitfähig ist und auf dem zweiten Anschluss (108) befestigt ist, eine Einkapselung (138), welche den Träger (102), den ersten Chip (104), und die leitfähige Struktur (103) zumindest teilweise einkapselt, und eine isolierende Schicht (142), welche auf einem Oberflächenabschnitt der leitfähigen Struktur (103) oder des Trägers (102) angeordnet ist, welcher Oberflächenabschnitt über die Einkapselung (138) hinaus freiliegt, wobei die isolierende Schicht (142) thermisch leitfähig und elektrisch isolierend ist.

Patent Agency Ranking