公开(公告)号：DE102014116078A1

公开(公告)日：2015-05-07

申请号：DE102014116078

申请日：2014-11-04

Applicant: INFINEON TECHNOLOGIES AG

Inventor： HILSENBECK JOCHEN ,  KONRATH JENS PETER ,  KRIVEC STEFAN

IPC: H01L29/45 ,  H01L21/28 ,  H01L29/739 ,  H01L29/78

Abstract: Eine Halbleitervorrichtung umfasst einen Halbleiterkörper mit einer Vorderseite und einer Rückseite, der eine sich an der Vorderseite befindenden aktive Zone, eine Vorderoberflächenmetallisierungsschicht mit einer Vorderseite und einer der aktiven Zone zugewandten Rückseite, wobei die Vorderoberflächenmetallisierungsschicht auf der Vorderseite des Halbleiterkörpers bereitgestellt ist und mit der aktiven Zone elektrisch verbunden ist, und eine erste Barriereschicht, die amorphes Metallnitrid umfasst und zwischen der aktiven Zone und der Metallisierungsschicht angeordnet ist, aufweist. Zudem wird ein Verfahren zum Herstellen einer solchen Vorrichtung bereitgestellt.

公开(公告)号：DE102015120668A1

公开(公告)日：2017-06-01

申请号：DE102015120668

申请日：2015-11-27

Applicant: INFINEON TECHNOLOGIES AG

Inventor： HILSENBECK JOCHEN

IPC: H01L21/768 ,  H01L23/522

Abstract: Ein Verfahren zum Herstellen eines Halbleiterbauelementes weist das Abscheiden einer Sperrschicht auf einer ersten Oberfläche eines Halbleiterkörpers, welcher aktive Gebiete eines Halbleiterbauelementes aufweist, das Ausbilden einer Kontaktschicht derart, dass diese die Sperrschicht zumindest teilweise bedeckt, wobei die Sperrschicht dazu ausgebildet ist ein Material der Kontaktschicht daran zu hindern in den Halbleiterkörper hineinzudiffundieren, das Ausbilden einer ersten Passivierungsschicht auf der Kontaktschicht und auf freiliegenden Oberflächen der Sperrschicht, in einem ersten Ätzschritt das Entfernen der ersten Passivierungsschicht von oberhalb der Sperrschicht um Bereiche der Sperrschicht freizulegen, und in einem zweiten Ätzschritt, das Entfernen wenigstens einiger Bereiche der Sperrschicht auf, welche durch den ersten Ätzschritt freigelegt wurden.

公开(公告)号：DE102015108703A1

公开(公告)日：2016-12-08

申请号：DE102015108703

申请日：2015-06-02

Applicant: INFINEON TECHNOLOGIES AG

Inventor： HILSENBECK JOCHEN ,  KONRATH JENS PETER

IPC: H01L21/329 ,  H01L29/872

Abstract: Ein Verfahren zum Bilden einer Mehrzahl von Halbleiterbauelementen auf einer Mehrzahl von Halbleiterwafern wird bereitgestellt. Das Verfahren umfasst das Bilden einer elektrisch leitfähigen Schicht auf einer Oberfläche eines ersten Halbleiterwafers, so dass ein Schottky-Kontakt zwischen der elektrisch leitfähigen Schicht, die auf dem ersten Halbleiterwafer gebildet wird, und dem ersten Halbleiterwafer erzeugt wird. Eine Materialzusammensetzung der elektrisch leitfähigen Schicht, die auf dem ersten Halbleiterwafer gebildet wird, wird basierend auf einem Wert einer physikalischen Eigenschaft des ersten Halbleiterwafers ausgewählt. Das Verfahren umfasst ferner das Bilden einer elektrisch leitfähigen Schicht auf einer Oberfläche eines zweiten Halbleiterwafers, so dass ein Schottky-Kontakt zwischen der elektrisch leitfähigen Schicht, die auf dem zweiten Halbleiterwafer gebildet wird, und dem zweiten Halbleiterwafer erzeugt wird. Eine Materialzusammensetzung der elektrisch leitfähigen Schicht, die auf dem zweiten Halbleiterwafer gebildet wird, wird basierend auf einem Wert der physikalischen Eigenschaft des zweiten Halbleiterwafers ausgewählt. Die Materialzusammensetzung der elektrisch leitfähigen Schicht, die auf dem zweiten Halbleiterwafer gebildet wird, unterscheidet sich von der Materialzusammensetzung der elektrischen leitfähigen Schicht, die auf dem ersten Halbleiterwafer gebildet wird.

公开(公告)号：DE102015120668B4

公开(公告)日：2022-08-11

申请号：DE102015120668

申请日：2015-11-27

Applicant: INFINEON TECHNOLOGIES AG

Inventor： HILSENBECK JOCHEN

IPC: H01L21/768 ,  H01L23/522 ,  H01L29/417

Abstract: Verfahren aufweisend:Abscheiden einer Sperrschicht (150) auf einer ersten Oberfläche (101) eines Halbleiterkörpers (100), welcher aktive Gebiete eines Halbleiterbauelementes aufweist;Bilden einer Kontaktschicht (151), so dass diese zumindest teilweise die Sperrschicht (150) bedeckt, wobei die Sperrschicht (150) dazu ausgebildet ist, ein Material der Kontaktschicht (151) daran zu hindern in den Halbleiterkörper (100) hineinzudiffundieren;Bilden einer ersten Passivierungsschicht (152) auf der Kontaktschicht (151) und auf freiliegenden Oberflächen (102) der Sperrschicht (150);in einem ersten Ätzschritt, Entfernen der ersten Passivierungsschicht (152) von oberhalb der Sperrschicht (150), um Bereiche der Sperrschicht (150) freizulegen;in einem zweiten Ätzschritt, Entfernen wenigstens einiger Bereiche der Sperrschicht (150), welche durch den ersten Ätzprozess freigelegt wurden;Ausbilden einer zweiten Passivierungsschicht (154) auf der ersten Passivierungsschicht (152) und der ersten Oberfläche (101) des Halbleiterkörpers (100); undAusbilden einer Kontaktöffnung in der ersten Passivierungsschicht (152) und der zweiten Passivierungsschicht (154) oberhalb der Kontaktschicht (151).

公开(公告)号：DE102019115583A1

公开(公告)日：2020-01-23

申请号：DE102019115583

申请日：2019-06-07

Applicant: INFINEON TECHNOLOGIES AG

Inventor： FUERGUT EDWARD ,  HILSENBECK JOCHEN ,  GRUBER MARTIN ,  SCHOLZ WOLFGANG ,  BASLER THOMAS ,  JOSHI RAVI KESHAV ,  PETERS DETHARD ,  RUPP ROLAND ,  SIEMIENIEC RALF

IPC: H01L21/28 ,  H01L29/43 ,  H01L23/485 ,  H01L29/161 ,  H01L29/739 ,  H01L29/78

Abstract: Ein Siliziumkarbid-Bauelement umfasst ein Siliziumkarbid-Substrat, eine Kontaktschicht, die Nickel, Silizium und Aluminium umfasst, eine Barriereschichtstruktur, die Titan und Wolfram umfasst, eine Metallisierungsschicht, die Kupfer umfasst. Die Kontaktschicht befindet sich auf dem Siliziumkarbid-Substrat. Die Kontaktschicht befindet sich zwischen dem Siliziumkarbid-Substrat und zumindest einem Teil der Barriereschichtstruktur. Die Barriereschichtstruktur befindet sich zwischen dem Siliziumkarbid-Substrat und der Metallisierungsschicht.

公开(公告)号：DE102019100130B4

公开(公告)日：2021-11-04

申请号：DE102019100130

申请日：2019-01-04

Applicant: INFINEON TECHNOLOGIES AG

Inventor： KONRATH JENS PETER ,  HILSENBECK JOCHEN ,  KRAMP STEFAN ,  BERGNER WOLFGANG ,  ESTEVE ROMAIN ,  GAISBERGER RICHARD ,  GRASSE FLORIAN ,  JOSHI RAVI KESHAV ,  KRIVEC STEFAN ,  LUPINA GRZEGORZ ,  NARAHASHI HIROSHI ,  VOERCKEL ANDREAS ,  WOEHLERT STEFAN

IPC: H01L23/28 ,  H01L21/283 ,  H01L21/56 ,  H01L29/06 ,  H01L29/43

Abstract: Ein Halbleiterbauelement (100, 200) umfassend:eine Kontaktmetallisierungsschicht (120), die auf einem Halbleitersubstrat (110) angeordnet ist;eine anorganische Passivierungsstruktur (130), die auf dem Halbleitersubstrat (110) angeordnet ist; undeine organische Passivierungsschicht (140), wobei ein erster Teil der organischen Passivierungsschicht (140) lateral zwischen der Kontaktmetallisierungsschicht (120) und der anorganischen Passivierungsstruktur (130) positioniert ist, sodass die Kontaktmetallisierungsschicht (120) und die anorganische Passivierungsstruktur (130) voneinander beabstandet sind, und ein zweiter Teil der organischen Passivierungsschicht (140) oben auf der anorganischen Passivierungsstruktur (130) positioniert ist, und wobei der erste Teil der organischen Passivierungsschicht vertikal näher an dem Halbleitersubstrat (110) positioniert ist als der zweite Teil der organischen Passivierungsschicht, wobei ein dritter Teil der organischen Passivierungsschicht (140) oben auf der Kontaktmetallisierungsschicht (120) positioniert ist.

公开(公告)号：DE102019131238A1

公开(公告)日：2020-06-10

申请号：DE102019131238

申请日：2019-11-19

Applicant: INFINEON TECHNOLOGIES AG

Inventor： KONRATH JENS PETER ,  HILSENBECK JOCHEN ,  PETERS DETHARD ,  SALMEN PAUL ,  SCHMIDUTZ TOBIAS ,  SODAN VICE ,  STAHLHUT CHRISTIAN ,  STEINBRENNER JÜRGEN ,  ZIPPELIUS BERND

IPC: H01L23/31 ,  H01L21/56

Abstract: Eine Ausführungsform einer Halbleitervorrichtung (100) weist einen Halbleiterkörper (102) auf, der eine erste Hauptoberfläche (104) umfasst. Der Halbleiterkörper (102) enthält eine aktive Vorrichtungszone (106) und eine Randabschlusszone (108), die die aktive Vorrichtungszone (106) zumindest teilweise umgibt. Die Halbleitervorrichtung (100) umfasst ferner eine Kontaktelektrode (110) auf der ersten Hauptoberfläche (104). Die Kontaktelektrode (110) ist mit der aktiven Vorrichtungszone (106) elektrisch verbunden. Die Halbleitervorrichtung (100) enthält ferner eine Passivierungsstruktur (112) auf der Randabschlusszone (108). Die Passivierungsstruktur (112) erstreckt sich lateral in die aktive Vorrichtungszone (106). Die Halbleitervorrichtung (100) enthält ferner eine Kapselungsstruktur (116) auf der Passivierungsstruktur (112). Die Kapselungsstruktur (116) bedeckt einen ersten Rand (118) der Passivierungsstruktur (112) über der Kontaktelektrode (110).

公开(公告)号：DE102017107952A1

公开(公告)日：2018-10-18

申请号：DE102017107952

申请日：2017-04-12

Applicant: INFINEON TECHNOLOGIES AG

Inventor： HILSENBECK JOCHEN

IPC: H01L29/417 ,  H01L21/283

Abstract: Eine Halbleitervorrichtung (100) beinhaltet ein Halbleitersubstrat (110) mit einer ersten Seite (101) und einer zweiten Seite (102) und wenigstens ein Dotierungsgebiet (111, 112), das an der ersten Seite (101) des Halbleitersubstrats (110) gebildet ist. Die Halbleitervorrichtung (100) beinhaltet ferner eine erste Metallisierungsstruktur (120) an der ersten Seite (101) des Halbleitersubstrats (110) und auf und in Kontakt mit dem wenigstens einen Dotierungsgebiet (111, 112) und eine zweite Metallisierungsstruktur (130) an der zweiten Seite (102) des Halbleitersubstrats (110). Die zweite Metallisierungsstruktur (130) bildet ein Silicidgrenzflächengebiet (135) mit dem Halbleitersubstrat (110) und ein Nichtsilicidgrenzflächengebiet (136) mit dem Halbleitersubstrat (110).

公开(公告)号：DE102017107952B4

公开(公告)日：2022-07-07

申请号：DE102017107952

申请日：2017-04-12

Applicant: INFINEON TECHNOLOGIES AG

Inventor： HILSENBECK JOCHEN

IPC: H01L21/283

Abstract: Verfahren zum Herstellen einer Halbleitervorrichtung, wobei das Verfahren Folgendes umfasst:Bereitstellen eines Halbleitersubstrats (210), das eine erste Seite (201) und eine zweite Seite (202) umfasst;Bilden wenigstens eines Dotierungsgebiets (212) an der ersten Seite (201) des Halbleitersubstrats (210)Bilden einer ersten Metallisierungsstruktur (220) an der ersten Seite (201) des Halbleitersubstrats (210) auf und in Kontakt mit dem wenigstens einen Dotierungsgebiet (212);anschließendes Bilden einer zweiten Metallisierungsstruktur (230) an der zweiten Seite (202) des Halbleitersubstrats (210), wobei die zweite Metallisierungsstruktur (230) wenigstens ein Silicidgrenzflächengebiet (235) mit dem Halbleitersubstrat (210) und wenigstens ein Nichtsilicidgrenzflächengebiet (236) mit dem Halbleitersubstrat (210) bildet, wobei Bilden der zweiten Metallisierungsstruktur (230) umfasst:Bilden von ersten Metallisierungsgebieten (231) auf und in Kontakt mit der zweiten Seite (202) des Halbleitersubstrats (210) durch Bilden einer ersten Metallschicht (238) auf und in Kontakt mit der zweiten Seite (202) des Halbleitersubstrats (210) und Ätzen der ersten Metallschicht (238) unter Verwendung einer Ätzmaske (240), um die ersten Metallisierungsgebiete (231) zu bilden;thermisches Tempern der ersten Metallisierungsgebiete (231), um das wenigstens eine oder jeweilige Silicidgrenzflächengebiete (235) zwischen den ersten Metallisierungsgebieten (231) und dem Halbleitersubstrat (210) bilden; undBilden von zweiten Metallisierungsgebieten (232) auf und in Kontakt mit der zweiten Seite (202) des Halbleitersubstrats (210), wobei die zweitenMetallisierungsgebiete (232) das wenigstens eine oder jeweilige Nichtsilicidgrenzflächengebiete (236) mit dem Halbleitersubstrat (210) bilden.

公开(公告)号：DE102019129091A1

公开(公告)日：2020-04-30

申请号：DE102019129091

申请日：2019-10-28

Applicant: INFINEON TECHNOLOGIES AG

Inventor： HILSENBECK JOCHEN ,  ZUNDEL MARKUS ,  KONRATH JENS PETER ,  MAYERHOFER BORIS ,  MIESLINGER STEFAN ,  OSTERMANN THOMAS ,  SOTNIKOV ANATOLY ,  WESTERMEIER CHRISTIAN

IPC: H01L21/78 ,  H01L21/301

Abstract: Vorgesehen wird ein Halbleiter-Wafer (100), der eine Hauptoberfläche (102) und eine der Hauptoberfläche (102) entgegengesetzte rückwärtige Oberfläche (104) aufweist. Ein Schritt zur Vorbereitung einer Die-Vereinzelung wird in Schnittfugengebieten (108) des Halbleiter-Wafers (100) ausgeführt. Die Schnittfugengebiete (108) umschließen eine Vielzahl von Die-Stellen (106). Der Schritt zur Vorbereitung einer Die-Vereinzelung umfasst ein Ausbilden eines oder mehrerer vorbereitender Schnittfugengräben (112) zwischen zumindest zwei unmittelbar benachbarten Die-Stellen (106). Ferner umfasst das Verfahren ein Ausbilden aktiver Halbleitervorrichtungen in den Die-Stellen (106) und ein Vereinzeln des Halbleiter-Wafers (100) in den Schnittfugengebieten (108), wodurch aus den Die-Stellen (106) eine Vielzahl separater Halbleiter-Dies (110) gebildet wird. Der eine oder die mehreren vorbereitenden Schnittfugengräben (112) sind während des Vereinzelns nicht gefüllt, und das Vereinzeln umfasst ein Entfernen von Halbleitermaterial von einer Oberfläche des Halbleiter-Wafers (100), die zwischen gegenüberliegenden Seitenwänden des einen oder der mehreren vorbereitenden Schnittfugengräben (112) liegt.