公开(公告)号：DE102016015738B4

公开(公告)日：2022-06-02

申请号：DE102016015738

申请日：2016-03-09

Applicant: INFINEON TECHNOLOGIES AG

Inventor： SIEMIENIEC RALF ,  PETERS DETHARD

IPC: H01L27/06 ,  H01L29/161 ,  H01L29/78

Abstract: Halbleitervorrichtung, umfassend:Transistorzellen (TC) in einem Halbleiterteil (100) aus Siliziumcarbid, wobei die Transistorzellen (TC) elektrisch mit einer Gatemetallisierung (330), einer Sourceelektrode (310) und einer Drainelektrode (320) verbunden sind,einen dotierten Bereich (180) in dem Halbleiterteil (100), wobei der dotierte Bereich (180) elektrisch mit der Sourceelektrode (310) verbunden ist und ein Widerstand des dotierten Bereiches (180) einen negativen Temperaturkoeffizienten hat,ein Zwischenschichtdielektrikum (210), das die Gatemetallisierung (330) von dem dotierten Bereich (180) trennt, wobei die Gatemetallisierung (330) und der dotierte Bereich (180) Elektroden einer zweiten kapazitiven Struktur (452) bilden,eine Drainstruktur (120) in dem Halbleiterteil (100), wobei die Drainstruktur (120) elektrisch die Transistorzellen (TC) mit der Drainelektrode (320) verbindet und einen pn-Übergang (pnx) mit dem dotierten Bereich (180) bildet, und wobei der dotierte Bereich (180) und die Drainstruktur (120) Elektroden einer ersten kapazitiven Struktur (451) bilden.

公开(公告)号：DE102018115728B4

公开(公告)日：2021-09-23

申请号：DE102018115728

申请日：2018-06-29

Applicant: INFINEON TECHNOLOGIES AG

Inventor： SIEMIENIEC RALF ,  ESTEVE ROMAIN ,  AICHINGER THOMAS ,  KUECK DANIEL ,  ZIPPELIUS BERND ,  PETERS DETHARD ,  BERGNER WOLFGANG

IPC: H01L29/78 ,  H01L29/161

Abstract: Halbleitervorrichtung, umfassend:einen Siliziumcarbidkörper (100), der ein Transistorzellengebiet (600) und ein Transistorzellen-freies Gebiet (700) umfasst, wobeidas Transistorzellengebiet (600) Transistorzellen (TC) aufweist, unddas Transistorzellen-freie Gebiet (700) frei von Transistorzellen (TC) ist und umfasst:(i) ein Übergangsgebiet (790) zwischen dem Transistorzellengebiet (600) und einer seitlichen Oberfläche (103) des Siliziumcarbidkörpers (100),(ii) ein Gatepad-Gebiet (730), und(iii) eine Merged-PiN-Schottky- und/oder eine Merged-PiN-Heteroübergangs-Diodenstruktur (400) in zumindest einem des Übergangsgebiets (790) und des Gatepad-Gebiets (730).

公开(公告)号：DE102019111308A1

公开(公告)日：2019-11-07

申请号：DE102019111308

申请日：2019-05-02

Applicant: INFINEON TECHNOLOGIES AG

Inventor： SIEMIENIEC RALF ,  ESTEVE ROMAIN ,  PETERS DETHARD ,  AICHINGER THOMAS ,  BERGNER WOLFGANG ,  KUECK DANIEL ,  BASLER THOMAS ,  SCHULZE HANS-JOACHIM ,  HELL MICHAEL ,  LEENDERTZ CASPAR ,  ELPELT RUDOLF

IPC: H01L29/78 ,  H01L29/06 ,  H01L29/161 ,  H01L29/47 ,  H01L29/739

Abstract: Ein Halbleiterbauelement (500) weist eine sich von einer ersten Oberfläche (101) aus in einen SiC Halbleiterkörper (100) erstreckende Gatestruktur (150) auf. Ein Bodygebiet (120) in dem SiC Halbleiterkörper (100) grenzt mindestens an eine erste Seitenwand (151) der Gatestruktur (150) an. Ein erstes und ein zweites Abschirmgebiet (161, 162) vom Leitfähigkeitstyp des Bodygebiets (120) sind mindestens doppelt so hoch dotiert wie das Bodygebiet (120). Ein Diodengebiet (140) bildet zwischen dem ersten Abschirmgebiet (161) und dem zweiten Abschirmgebiet (162) einen Schottky-Kontakt (SC) mit einer Lastelektrode (310) .

公开(公告)号：DE102015103072A1

公开(公告)日：2016-09-08

申请号：DE102015103072

申请日：2015-03-03

Applicant: INFINEON TECHNOLOGIES AG

Inventor： ESTEVE ROMAIN ,  PETERS DETHARD ,  RUPP ROLAND ,  SIEMIENIEC RALF ,  AICHINGER THOMAS

IPC: H01L29/78 ,  H01L21/336 ,  H01L27/06 ,  H01L29/04 ,  H01L29/739

Abstract: Eine Halbleitervorrichtung (500) weist Grabenstrukturen (350) auf, die sich von einer ersten Oberfläche (101) in einen Halbleiterkörper (100) erstrecken. Die Grabenstrukturen (350) weisen jeweils eine Gatestruktur (150) und eine sich durch die Gatestruktur (150) erstreckende Kontaktstruktur (315) auf. Transistormesas (170) sind zwischen den Grabenstrukturen (350) gebildet. Jede Transistormesa (170) weist eine Bodyzone (115) auf, die einen ersten pn-Übergang (pn1) mit einer Driftstruktur (120) bildet, sowie einen zweiten pn-Übergang (pn2) mit einer Sourcezone (110). Diodengebiete (116) grenzen jeweils direkt an eine der Kontaktstrukturen (315) an und bilden einen dritten pn-Übergang (pn3) mit der Driftstruktur (120).

公开(公告)号：DE102015103070A1

公开(公告)日：2016-09-08

申请号：DE102015103070

申请日：2015-03-03

Applicant: INFINEON TECHNOLOGIES AG

Inventor： RUPP ROLAND ,  ESTEVE ROMAIN ,  PETERS DETHARD

IPC: H01L29/04 ,  H01L29/423 ,  H01L29/739 ,  H01L29/78

Abstract: Eine Halbleitervorrichtung (500) umfasst einen Halbleiterkörper (100) mit einer ersten Hauptkristallrichtung (401) parallel zu einer horizontalen Ebene. Longitudinal- bzw. Längsachsen (159) von Trenchgatestrukturen (150) sind zu der ersten Hauptkristallrichtung (401) um einen Neigungswinkel (φ) von wenigstens 2 Grad und höchstens 30 Grad in der horizontalen Ebene geneigt. Mesateile (170) sind zwischen benachbarten Trenchgatestrukturen (150). Erste Seitenwandabschnitte (104a) von ersten Mesaseitenwänden (104) sind Hauptkristallebenen parallel zu der ersten Hauptkristallrichtung (401). Zweite Seitenwandabschnitte (104b), die zu den ersten Seitenwandabschnitten (104a) geneigt sind, verbinden die ersten Seitenwandabschnitte (104).

公开(公告)号：DE102006034599B4

公开(公告)日：2010-01-21

申请号：DE102006034599

申请日：2006-07-26

Applicant: INFINEON TECHNOLOGIES AG

Inventor： WEIS BENNO ,  PETERS DETHARD ,  WOELZ MARTIN

IPC: H01L21/77 ,  H01L21/60 ,  H01L23/544

Abstract: The method involves preparing a wafer (10), which is rotated around a rotation axis (R) during manufacturing or processing and has many unscattered semiconductor chips and successively arranging many grouping zones (21 to 24) in radial direction to which each section of the wafer is assigned. Each semiconductor chip of the wafer is partly assigned in the grouping areas, where two semiconductor chips, which are assigned to grouping zones, are connected. An independent claim is also included for a method for interconnecting semiconductor chips, which are manufactured on a common wafer.

公开(公告)号：DE102023128859A1

公开(公告)日：2025-04-24

申请号：DE102023128859

申请日：2023-10-20

Applicant: INFINEON TECHNOLOGIES AG

Inventor： ZENG GUANG ,  PETERS DETHARD

IPC: H10D30/60 ,  H01L21/66 ,  H01L23/544 ,  H01L23/62

Abstract: Es wird eine Transistoranordnung offenbart. Die Transistoranordnung umfasst ein erstes Transistorbauelement (1) und ein zweites Transistorbauelement (2), die jeweils einen Lastpfad und einen Steuerknoten (G1, G2) enthalten und die jeweils zumindest teilweise in einem Halbleiterkörper (100) integriert sind, wobei die Lastpfade des ersten Transistorbauelements (1) und des zweiten Transistorbauelements (2) parallel geschaltet sind. Die Transistoranordnung umfasst ferner ein erstes Steuerpad (41), das über einen ersten Widerstand (31) an den Steuerknoten (G1) des ersten Transistorbauelements (1) angeschlossen ist; und ein zweites Steuerpad (42), das an den Steuerknoten (G2) des zweiten Transistorbauelements (2) angeschlossen ist und über einen zweiten Widerstand (32) an das erste Steuerpad (41) angeschlossen ist.

公开(公告)号：DE102019131238A1

公开(公告)日：2020-06-10

申请号：DE102019131238

申请日：2019-11-19

Applicant: INFINEON TECHNOLOGIES AG

Inventor： KONRATH JENS PETER ,  HILSENBECK JOCHEN ,  PETERS DETHARD ,  SALMEN PAUL ,  SCHMIDUTZ TOBIAS ,  SODAN VICE ,  STAHLHUT CHRISTIAN ,  STEINBRENNER JÜRGEN ,  ZIPPELIUS BERND

IPC: H01L23/31 ,  H01L21/56

Abstract: Eine Ausführungsform einer Halbleitervorrichtung (100) weist einen Halbleiterkörper (102) auf, der eine erste Hauptoberfläche (104) umfasst. Der Halbleiterkörper (102) enthält eine aktive Vorrichtungszone (106) und eine Randabschlusszone (108), die die aktive Vorrichtungszone (106) zumindest teilweise umgibt. Die Halbleitervorrichtung (100) umfasst ferner eine Kontaktelektrode (110) auf der ersten Hauptoberfläche (104). Die Kontaktelektrode (110) ist mit der aktiven Vorrichtungszone (106) elektrisch verbunden. Die Halbleitervorrichtung (100) enthält ferner eine Passivierungsstruktur (112) auf der Randabschlusszone (108). Die Passivierungsstruktur (112) erstreckt sich lateral in die aktive Vorrichtungszone (106). Die Halbleitervorrichtung (100) enthält ferner eine Kapselungsstruktur (116) auf der Passivierungsstruktur (112). Die Kapselungsstruktur (116) bedeckt einen ersten Rand (118) der Passivierungsstruktur (112) über der Kontaktelektrode (110).

公开(公告)号：DE102019129545A1

公开(公告)日：2020-05-20

申请号：DE102019129545

申请日：2019-10-31

Applicant: INFINEON TECHNOLOGIES AG

Inventor： AICHINGER THOMAS ,  BERGNER WOLFGANG ,  ELLINGHAUS PAUL ,  ELPELT RUDOLF ,  ESTEVE ROMAIN ,  GRASSE FLORIAN ,  LEENDERTZ CASPAR ,  NIU SHIQUIN ,  PETERS DETHARD ,  SIEMIENIEC RALF ,  ZIPPELIUS BERND

IPC: H01L29/78 ,  H01L21/336 ,  H01L27/088

Abstract: Gemäß einer Ausführungsform einer Halbleitervorrichtung (100) umfasst die Vorrichtung (100) Gategräben (104), die in einem SiC-Substrat (102) ausgebildet sind und sich der Länge nach parallel in einer ersten Richtung (x1) erstrecken. Reihen von Sourcegebieten (114) eines ersten Leitfähigkeitstyps sind in dem SiC-Substrat (102) ausgebildet und erstrecken sich der Länge nach parallel in einer zweiten Richtung (x2), die zur ersten Richtung (x1) quer ist. Reihen von Bodygebieten (120) eines dem ersten Leitfähigkeitstyp entgegengesetzten zweiten Leitfähigkeitstyps sind im SiC-Substrat (102) unter den Reihen von Sourcegebieten (114) ausgebildet. Reihen von Body-Kontaktgebieten (130) des zweiten Leitfähigkeitstyps sind in dem SiC-Substrat (102) ausgebildet. Die Reihen von Body-Kontaktgebieten (130) erstrecken sich der Länge nach parallel in der zweiten Richtung (x2). Erste Abschirmgebiete (138) des zweiten Leitfähigkeitstyps sind in dem SiC-Substrat (102) tiefer als die Reihen der Bodygebiete (120) ausgebildet.

公开(公告)号：DE102017110969A1

公开(公告)日：2017-11-30

申请号：DE102017110969

申请日：2017-05-19

Applicant: INFINEON TECHNOLOGIES AG

Inventor： SIEMIENIEC RALF ,  AICHINGER THOMAS ,  BERGNER WOLFGANG ,  ESTEVE ROMAIN ,  FELDRAPP KARLHEINZ ,  KUECK DANIEL ,  PETERS DETHARD ,  RUPP ROLAND ,  STRENGER CHRISTIAN ,  ZIPPELIUS BERND

IPC: H01L29/78 ,  H01L29/417 ,  H01L29/739

Abstract: Eine Halbleitervorrichtung (500) umfasst Graben-Gatestrukturen (150), die sich von einer ersten Oberfläche (101) in einen Halbleiterkörper (100) aus einem Halbleitermaterial mit großer Bandlücke erstrecken. Die Graben-Gatestrukturen (150) trennen Mesabereiche (190) des Halbleiterkörpers (100) voneinander. In den Mesabereichen (190) bilden Bodygebiete (120) erste pn-Übergänge (pn1) mit einer Drainstruktur (130) und grenzen direkt an erste Mesa-Seitenwände (191). Sourcegebiete (110) in den Mesabereichen (190) bilden zweite pn-Übergänge (pn2) mit den Bodygebieten (120), wobei die Bodygebiete (120) die Sourcegebiete (110) von der Drainstruktur (130) trennen. Die Sourcegebiete (110) grenzen direkt an die ersten Mesa-Seitenwände (191) und den ersten Mesa-Seitenwänden (191) gegenüberliegende zweite Mesa-Seitenwände (192).