公开(公告)号：DE102006021070B4

公开(公告)日：2017-06-22

申请号：DE102006021070

申请日：2006-05-05

Applicant: INFINEON TECHNOLOGIES AG

Inventor： KAKOSCHKE RONALD ,  PESCINI LAURA ,  STIFTINGER MARTIN ,  STRENZ ROBERT ,  SHUM DANNY PAK-CHUM ,  TILKE ARMIN

IPC: H01L21/762 ,  H01L27/115

Abstract: Halbleitervorrichtung (300, 500), umfassend: ein Werkstück, mindestens zwei Vorrichtungen ausgebildet innerhalb des Werkstücks, mindestens eine tiefe Grabenisolationsstruktur (316, 516) enthaltend einen Deckabschnitt und einen Bodenabschnitt ausgebildet innerhalb des Werkstücks zwischen den mindestens zwei Vorrichtungen, einen parasitären Transistor ausgebildet in dem Werkstück nahe der mindestens einen tiefen Grabenisolationsstruktur (316, 516), wobei der parasitäre Transistor eine Schwellspannung aufweist, eine dünne isolierende Auskleidung (310, 510) auskleidend die mindestens eine tiefe Grabenisolationsstruktur (316, 516), ein halbleitendes Material (344, 544) füllend mindestens den Deckabschnitt der mindestens einen tiefen Grabenisolationsstruktur (316, 516) innerhalb der dünnen isolierenden Auskleidung (310, 510), ein Mittel zum Erhöhen der Schwellspannung des parasitären Transistors, wobei das Werkstück umfasst: eine erste Wanne (306, 506) umfassend mindestens einen ersten Dotierstoff eines ersten Dotierstofftyps und eine zweite Wanne (304, 504) umfassend mindestens einen zweiten Dotierstoff eines zweiten Dotierstofftyps angeordnet unterhalb der ersten Wanne (306, 506), wobei der mindestens eine zweite Dotierstofftyp unterschiedlich vom mindestens einen ersten Dotierstofftyp ist, wobei die mindestens eine tiefe Grabenisolationsstruktur (316, 516) sich in die erste Wanne (306, 506) hinein und mindestens teilweise in die zweite Wanne (304, 504) hinein erstreckt, und wobei die zwei Vorrichtungen eine erste Flashspeicherzelle und eine zweite Flashspeicherzelle ausgebildet ...

公开(公告)号：DE102014111981A1

公开(公告)日：2016-02-25

申请号：DE102014111981

申请日：2014-08-21

Applicant: INFINEON TECHNOLOGIES AG

Inventor： LAVEN JOHANNES GEORG ,  RÖSNER WOLFGANG ,  DAINESE MATTEO ,  JÄGER CHRISTIAN ,  MAUDER ANTON ,  HIRLER FRANZ ,  STRENZ ROBERT ,  STIFTINGER MARTIN ,  RÖSCH MAXIMILIAN

IPC: H01L29/78 ,  H01L29/739

Abstract: Eine Halbleiterschaltvorrichtung (500) umfasst einen ersten Lastanschluss (L1), der elektrisch mit Sourcezonen (110) von Transistorzellen (TC) verbunden ist. Die Sourcezonen (110) bilden erste pn-Übergänge (pn1) mit Bodyzonen (115). Ein zweiter Lastanschluss (L2) ist elektrisch mit einer Drainkonstruktion (120) verbunden, die zweite pn-Übergänge (pn2) mit den Bodyzonen (115) bildet. Steuerstrukturen (400), die eine Steuerelektrode (420) und Ladungsspeicherstrukturen (410) umfassen, grenzen direkt an die Bodyzonen (115) an. Die Steuerelektrode (420) steuert einen Laststrom durch die Bodyzonen (115). Die Ladungsspeicherstrukturen (410) isolieren die Steuerelektrode (420) von den Bodyzonen (110) und enthalten eine Steuerladung (419), die ausgestaltet ist, um Inversionskanäle in den Bodyzonen (115) bei Abwesenheit einer Potentialdifferenz zwischen der Steuerelektrode (420) und der ersten Lastelektrode (L1) zu induzieren.

公开(公告)号：DE102006021070A1

公开(公告)日：2006-11-16

申请号：DE102006021070

申请日：2006-05-05

Applicant: INFINEON TECHNOLOGIES AG

Inventor： KAKOSCHKE RONALD ,  PESCINI LAURA ,  STIFTINGER MARTIN ,  STRENZ ROBERT ,  SHUM DANNY PAK-CHUM ,  TILKE ARMIN

IPC: H01L21/762 ,  H01L21/8247 ,  H01L27/115

Abstract: The device has a deep trench isolation structure (216) formed between two troughs within a workpiece, where the structure includes a cover section and a base section. A parasitic transistor is formed in the workpiece close to the structure, and a thin insulating coating coats the structure. A semiconductor material (212) e.g. doped polysilicon material, fills the cover section, to increase the threshold voltage of the transistor. An independent claim is also included for the production of a semiconductor device.

公开(公告)号：DE102013111011B4

公开(公告)日：2020-07-09

申请号：DE102013111011

申请日：2013-10-04

Applicant: INFINEON TECHNOLOGIES AG

Inventor： BUKETHAL CHRISTOPH ,  POWER JOHN ,  SHUM DANNY PAK-CHUM ,  STIFTINGER MARTIN

IPC: H01L27/11517 ,  H01L27/11521

Abstract: Verfahren (100) zur Herstellung mindestens einer Speicherzelle, aufweisend:Bilden (110) mindestens einer Ladungsspeicherzellstruktur (212) über einem Substrat (202), wobei die Ladungsspeicherzellstruktur (212) eine erste Seitenwand (214) und eine zweite Seitenwand (216) gegenüber der ersten Seitenwand (214) aufweist;Abscheiden (120) einer elektrisch leitenden Schicht über dem Substrat (202) und der Ladungsspeicherzellstruktur (212);Strukturieren (130) der elektrisch leitenden Schicht zur Bildung eines Abstandhalters (218) an der ersten Seitenwand (214) der Ladungsspeicherzellstruktur (212) und einer Blockierungsstruktur (220) an der zweiten Seitenwand der Ladungsspeicherzellstruktur (212);Implantieren (140) erster Dotierungsatome zur Bildung einer ersten dotierten Region (222) im Substrat nahe dem Abstandhalter (218), wobei die ersten Dotierungsatome durch die Blockierungsstruktur (220) blockiert werden;Entfernen (150) der Blockierungsstruktur (220) nach dem Implantieren der ersten Dotierungsatome; undImplantieren (160) zweiter Dotierungsatome zur Bildung einer zweiten dotierten Region (226) im Substrat (202) nahe der zweiten Seitenwand (216) der Ladungsspeicherzellstruktur (212).

公开(公告)号：DE102009032037A1

公开(公告)日：2010-02-25

申请号：DE102009032037

申请日：2009-07-07

Applicant: INFINEON TECHNOLOGIES AG

Inventor： POWER JOHN ,  ROEHRICH MAYK ,  STRENZ ROBERT ,  STIFTINGER MARTIN

IPC: H01L27/105 ,  H01L21/336 ,  H01L21/8238 ,  H01L29/78

Abstract: One or more embodiments, relate to a field effect transistor, comprising: a substrate; a gate stack disposed over the substrate, the gate stack comprising a gate electrode overlying a gate dielectric; and a sidewall spacer may be disposed over the substrate and laterally disposed from the gate stack, the spacer comprising a polysilicon material.

公开(公告)号：DE102014111981B4

公开(公告)日：2020-08-13

申请号：DE102014111981

申请日：2014-08-21

Applicant: INFINEON TECHNOLOGIES AG

Inventor： LAVEN JOHANNES GEORG ,  RÖSNER WOLFGANG ,  DAINESE MATTEO ,  JÄGER CHRISTIAN ,  MAUDER ANTON ,  HIRLER FRANZ ,  STRENZ ROBERT ,  STIFTINGER MARTIN ,  RÖSCH MAXIMILIAN

IPC: H01L29/78 ,  H01L29/739

Abstract: Halbleitervorrichtung, umfassend:einen ersten Lastanschluss (L1), der elektrisch mit Sourcezonen (110) von Transistorzellen (TC) verbunden ist, wobei die Sourcezonen (110) erste pn-Übergänge (pn1) mit Bodyzonen (115) bilden,einen zweiten Lastanschluss (L2), der elektrisch mit einer Drainkonstruktion (120) verbunden ist, die zweite pn-Übergänge (pn2) mit den Bodyzonen (115) bildet, undSteuerstrukturen (400), die direkt an die Bodyzonen (115) angrenzen, wobei die Steuerstrukturen (400) eine Steuerelektrode (420) und Ladungsspeicherstrukturen (410) umfassen, die Steuerelektrode (420) gestaltet ist, um einen Laststrom durch die Bodyzonen (115) zu steuern, die Ladungsspeicherstrukturen (410) die Steuerelektrode (420) von den Bodyzonen (115) isolieren und eine Steuerladung (419) enthalten, die ausgeführt ist, um bei Abwesenheit einer Potentialdifferenz zwischen der Steuerelektrode (420) und dem ersten Lastanschluss (L1) Inversionskanäle in den Bodyzonen (115) zu induzieren, wobeidie Bodyzonen (115) in Halbleitermesas (160) gebildet sind, die von Teilen eines Halbleiterkörpers (100) gebildet und voneinander durch die Steuerstrukturen (400) getrennt sind.

公开(公告)号：DE102013111011A1

公开(公告)日：2014-06-12

申请号：DE102013111011

申请日：2013-10-04

Applicant: INFINEON TECHNOLOGIES AG

Inventor： BUKETHAL CHRISTOPH ,  POWER JOHN ,  SHUM DANNY PAK-CHUM ,  STIFTINGER MARTIN

IPC: H01L21/8247 ,  H01L27/115

Abstract: Ein Verfahren (100) zur Herstellung einer Speicherzelle gemäß verschiedenen Ausführungsformen kann enthalten: Bilden mindestens einer Ladungsspeicherzellstrktur über einem Substrat, wobei die Ladungsspeicherzellstruktur eine erste Seitenwand und eine zweite Seitenwand gegenüber der ersten Seitenwand hat (110); Bilden einer elektrisch leitenden Schicht über dem Substrat und der Ladungsspeicherzellstruktur (120); Strukturieren der elektrisch leitenden Schicht zur Bildung eines Abstandhalters an der ersten Seitenwand und einer Blockierungsstruktur an der zweiten Seitenwand der Ladungsspeicherzellstruktur (130); Implantieren erster Dotierungsatome zur Bildung einer ersten dotierten Region im Substrat nahe dem Abstandhalter, wobei die ersten Dotierungsatome durch die Blockierungsstruktur blockiert werden (140); Entfernen der Blockierungsstruktur nach dem Implantieren der ersten Dotierungsatome (150); und Implantieren zweiter Dotierungsatome zur Bildung einer zweiten dotierten Region im Substrat nahe der zweiten Seitenwand der Ladungsspeicherzellstruktur (160).

公开(公告)号：DE102009032037B4

公开(公告)日：2012-08-30

申请号：DE102009032037

申请日：2009-07-07

Applicant: INFINEON TECHNOLOGIES AG

Inventor： POWER JOHN ,  ROEHRICH MAYK ,  STRENZ ROBERT DR ,  STIFTINGER MARTIN

IPC: H01L27/105 ,  H01L21/28 ,  H01L21/336 ,  H01L21/8238 ,  H01L27/115 ,  H01L29/788

Abstract: Feldeffekttransistor (1140B, 1150B), mit: • einem Substrat (210); • einem Gatestapel (300B), der über dem Substrat (210) angeordnet ist, wobei der Gatestapel (300B) eine Gateelektrode enthält, die über einem Gatedielektrikum liegt; und • einem Seitenwandabstandhalter (270B), der über dem Substrat (210) angeordnet ist und seitlich vom Gatestapel (300B) angeordnet ist, wobei der Seitenwandabstandhalter (270B) ein Polysiliziummaterial enthält, wobei die Gateelektrode enthält: • eine erste Gateschicht (230), • eine dielektrische Schicht (240), die über der ersten Gateschicht (230) angeordnet ist, und • eine zweite Gateschicht (250), die über der dielektrischen Schicht (240) angeordnet ist, wobei durch die zweite Gateschicht (250) und durch die dielektrische Schicht eine Öffnung vorhanden ist, die mit einem leitenden Plug (280) gefüllt ist, derart, dass die zweite Gateschicht mit der ersten Gateschicht (230) elektrisch gekoppelt ist.

公开(公告)号：DE102008010321B4

公开(公告)日：2010-08-12

申请号：DE102008010321

申请日：2008-02-21

Applicant: INFINEON TECHNOLOGIES AG

Inventor： STIFTINGER MARTIN ,  JENEI SNEZANA ,  WERNER WOLFGANG ,  HODEL UWE

IPC: H01L21/336 ,  H01L27/088 ,  H01L29/749 ,  H01L29/78

公开(公告)号：DE102008010321A1

公开(公告)日：2008-08-28

申请号：DE102008010321

申请日：2008-02-21

Applicant: INFINEON TECHNOLOGIES AG

Inventor： STIFTINGER MARTIN ,  JENEI SNEZANA ,  WERNER WOLFGANG ,  HODEL UWE

IPC: H01L21/336 ,  H01L27/088 ,  H01L29/749 ,  H01L29/78

Abstract: In an embodiment, an apparatus includes a source region, a gate region and a drain region supported by a substrate, and a drift region including a plurality of vertically extending n-wells and p-wells to couple the gate region and the drain region of a transistor, wherein the plurality of n-wells and p-wells are formed in alternating longitudinal rows to form a superjunction drift region longitudinally extending between the gate region and the drain region of the transistor.