公开(公告)号：DE102018123924A1

公开(公告)日：2020-04-02

申请号：DE102018123924

申请日：2018-09-27

Applicant: INFINEON TECHNOLOGIES AG

Inventor： BEHRENS THOMAS ,  HEINRICH ALEXANDER ,  WILLE CATHARINA ,  YEONG CHRISTINA ,  WEIDGANS BERNHARD ,  NAPETSCHNIG EVELYN

IPC: H01L21/60 ,  H01L23/488

Abstract: Die Halbleitervorrichtung (10; 20) umfasst einen Halbleiterdie, der eine erste Oberfläche und eine der ersten Oberfläche gegenüberliegende zweite Oberfläche, eine erste Metallisierungsschicht, die auf der ersten Oberfläche des Halbleiterdie angeordnet ist, eine erste Lotschicht, die auf der ersten Metallisierungsschicht angeordnet ist, wobei die erste Lotschicht eine Verbindung Sn/Sb enthält, und ein erstes Kontaktelement, das einen Grundkörper auf Cu-Basis und eine auf Ni-Basis angeordnete Schicht auf einer Hauptoberfläche des Grundkörpers auf Cu-Basis umfasst, wobei das erste Kontaktelement mit der Ni-basierten Schicht mit der ersten Lotschicht verbunden ist.

公开(公告)号：DE102021110298A1

公开(公告)日：2022-10-27

申请号：DE102021110298

申请日：2021-04-22

Applicant: INFINEON TECHNOLOGIES AG

Inventor： ROTH ALEXANDER ,  HEINRICH ALEXANDER ,  WILLE CATHARINA

IPC: B23K35/24 ,  B23K35/30 ,  B23K35/36

Abstract: Es wird ein bleifreies Lotmaterial bereitgestellt. Das Lotmaterial kann Lotpartikel aufweisen, die mindestens 30 Gew.-% Nickel aufweisen, und einen Aktivator, der mindestens eines aus einer Gruppe von Aktivator-Materialien aufweist oder daraus besteht, wobei die Gruppe eine organische Säure oder ein Salz davon und ein Amin oder ein Salz davon aufweist.

公开(公告)号：DE102016104844B4

公开(公告)日：2022-08-04

申请号：DE102016104844

申请日：2016-03-16

Applicant: INFINEON TECHNOLOGIES AG

Inventor： ESCHER-PÖPPEL IRMGARD ,  GRUBER MARTIN ,  HEINRICH ALEXANDER ,  MUNDING ANDREAS ,  WILLE CATHARINA

IPC: H01L21/60 ,  H01L21/50 ,  H01L23/02 ,  H01L23/48 ,  H01L23/52 ,  H01L25/07

Abstract: Verfahren zur Herstellung eines Chipverbunds, das aufweist:Herstellen von zwei oder mehr Chipbaugruppen (2) jeweils durch stoffschlüssiges und elektrisch leitendes Verbinden eines elektrisch leitenden ersten Ausgleichsplättchens (21) mit einer ersten Hauptelektrode (11) eines Halbleiterchips (1);Stoffschlüssiges Verbinden der Chipbaugruppen (2) mittels eines ersten Teils (4a) einer dielektrischen Einbettmasse (4), wobei der erste Teil (4a) der Einbettmasse (4) zwischen benachbarten ersten Ausgleichsplättchen (21) benachbarter Chipbaugruppen (2) sowie zwischen benachbarten Halbleiterchips (1) benachbarter Chipbaugruppen (2) gebildet wird und wobei sich ein Freiraum (211) zwischen den benachbarten Chipbaugruppen (2), der nicht mit der Einbettmasse (4) gefüllt ist, von einer Oberfläche des ersten Teils (4a) der Einbettmasse (4), die sich zwischen benachbarten Chipbaugruppen (2) befindet, nach unten erstreckt;Anordnen einer Steuerelektrodenverschaltungsstruktur (70) in dem Freiraum (211) zwischen den Ausgleichsplättchen (21) und Herstellen elektrisch leitendender Verbindungen zwischen der Steuerelektrodenverschaltungsstruktur (70) und Steuerelektroden (13) der Halbleiterchips (1) der einzelnen Chipbaugruppen (2).

公开(公告)号：DE102017113153B4

公开(公告)日：2022-06-15

申请号：DE102017113153

申请日：2017-06-14

Applicant: INFINEON TECHNOLOGIES AG

Inventor： MENGEL MANFRED ,  NAPETSCHNIG EVELYN ,  TEICHMANN KATHARINA ,  WILLE CATHARINA

IPC: H01L23/482 ,  H01L21/58 ,  H01L21/60

Abstract: Ein elektronisches Gerät (130), das Folgendes aufweist:• ein nackter elektronischer Chip (102) mit einem ersten gesinterten Material (112) auf oder über zumindest einem Teil einer Hauptoberfläche (106) des elektronischen Chips (102), mit einem zweiten gesinterten Material (104') auf oder über zumindest einem Teil des ersten gesinterten Materials (112) und mit einem elektrisch isolierenden Material (110), das einen Teil einer äußeren Oberfläche einer elektronischen Komponente (100), die den elektronischen Chip (102) aufweist, vor dem Sintern bildet und lateral zwischen zwei Abschnitten des ersten gesinterten Materials (112) und des zweiten gesinterten Materials (104') angeordnet ist;• ein Träger (132), auf dem der elektronische Chip (102) durch das zweite gesinterte Material (104') gesintert ist.

公开(公告)号：DE102020130638A1

公开(公告)日：2021-06-17

申请号：DE102020130638

申请日：2020-11-19

Applicant: INFINEON TECHNOLOGIES AG

Inventor： WILLE CATHARINA ,  HEINRICH ALEXANDER ,  ROTH ALEXANDER

IPC: B23K35/30 ,  B22F1/052 ,  H01L21/60 ,  H01L23/043 ,  H01L23/488

Abstract: Ein Lotmaterial wird bereitgestellt. Das Lotmaterial kann Nickel und Zinn beinhalten, wobei das Nickel einen ersten Anteil an Teilchen und einen zweiten Anteil an Teilchen beinhalten kann, wobei eine Summe des ersten Anteils an Teilchen und des zweiten Anteils an Teilchen ein Gesamtanteil des Nickels oder weniger ist, wobei der erste Anteil an Teilchen zwischen 5 At.-% und 60 At.-% des Gesamtanteils des Nickels beträgt, wobei der zweite Anteil an Teilchen zwischen 10 At.-% und 95 At.-% des Gesamtanteils des Nickels beträgt, wobei die Teilchen des ersten Anteils an Teilchen eine erste Größenverteilung aufweisen, wobei die Teilchen des zweiten Anteils an Teilchen eine zweite Größenverteilung aufweisen, wobei 30 % bis 70 % des ersten Anteils an Teilchen eine Teilchengröße aufweisen, die in einem Bereich von etwa 5 µm um eine Teilchengröße herum liegt, die die höchste Anzahl an Teilchen gemäß der ersten Größenverteilung aufweist, und wobei 30 % bis 70 % des zweiten Anteils an Teilchen eine Teilchengröße aufweisen, die in einem Bereich von etwa 5 µm um eine Teilchengröße herum liegt, die die höchste Anzahl an Teilchen gemäß der zweiten Größenverteilung aufweist.

公开(公告)号：DE102019100896A1

公开(公告)日：2020-07-16

申请号：DE102019100896

申请日：2019-01-15

Applicant: INFINEON TECHNOLOGIES AG

Inventor： ESCHER-PÖPPEL IRMGARD ,  SCHARF THORSTEN ,  WILLE CATHARINA

IPC: H01L21/60 ,  H01L23/482

Abstract: Ein Verfahren beinhaltet ein Ausbilden einer Aussparung in einem elektrisch isolierenden Verkapselungsmaterial, wobei das Verkapselungsmaterial einen Halbleiterchip mindestens teilweise verkapselt. Das Verfahren beinhaltet ferner ein Ausbilden einer haftvermittelnden Struktur in der Aussparung. Das Verfahren beinhaltet ferner ein Spritzen eines elektrisch leitfähigen Materials in die Aussparung, wobei die haftvermittelnde Struktur dazu ausgelegt ist, eine Haftung zwischen dem gespritzten elektrisch leitfähigen Material und dem Verkapselungsmaterial bereitzustellen.

公开(公告)号：DE102023118849A1

公开(公告)日：2025-01-23

申请号：DE102023118849

申请日：2023-07-17

Applicant: INFINEON TECHNOLOGIES AG

Inventor： HEINRICH ALEXANDER ,  MUHR VERENA ,  RÖSL KONRAD ,  SEHR MAXIMILIAN ,  WILLE CATHARINA

IPC: B23K35/26

Abstract: Ein Lötmaterial wird bereitgestellt. Das Lötmaterial kann Metall-Lotpartikel, eine Carbonsäure und einen Alkohol aufweisen, der aus der Gruppe bestehend aus Methanol, Ethanol, Propan-1-ol, Propan-2-ol, 2-Methyl-1-propanol, Butan-1-ol, Pentan-1-ol, 1,2-Propandiol, 1,3-Propandiol und Glycerin ausgewählt ist.

公开(公告)号：DE102017113153A1

公开(公告)日：2018-12-20

申请号：DE102017113153

申请日：2017-06-14

Applicant: INFINEON TECHNOLOGIES AG

Inventor： MENGEL MANFRED ,  NAPETSCHNIG EVELYN ,  TEICHMANN KATHARINA ,  WILLE CATHARINA

IPC: H01L23/482 ,  H01L21/58 ,  H01L21/60

Abstract: Eine elektronische Komponente (100) weist einen elektronischen Chip (102) und ein sinterbares Verbindungsmaterial (104), das einem Trocknungsvorgang unterzogen wurde und das auf oder über zumindest einem Teil einer Hauptoberfläche (106) des elektronischen Chips (102) freiliegt, auf.

公开(公告)号：DE102016104844A1

公开(公告)日：2017-09-21

申请号：DE102016104844

申请日：2016-03-16

Applicant: INFINEON TECHNOLOGIES AG

Inventor： ESCHER-PÖPPEL IRMGARD ,  GRUBER MARTIN ,  HEINRICH ALEXANDER ,  MUNDING ANDREAS ,  WILLE CATHARINA

IPC: H01L21/50 ,  H01L21/60 ,  H01L23/02 ,  H01L23/48 ,  H01L23/52 ,  H01L25/07

Abstract: Ein Aspekt der Erfindung betrifft ein Verfahren zur Herstellung eines Chipverbunds. Es werden zwei oder mehr Chipbaugruppen (2) jeweils durch stoffschlüssiges und elektrisch leitendes Verbinden eines elektrisch leitenden ersten Ausgleichsplättchens (21) mit einer ersten Hauptelektrode (11) eines Halbleiterchips (1) hergestellt. In einem Freiraum (211) zwischen den Chipbaugruppen (2) wird eine Steuerelektrodenverschaltungsstruktur (70) angeordnet. Zwischen der Steuerelektrodenverschaltungsstruktur (70) und Steuerelektroden (13) der Halbleiterchips (1) der einzelnen Chipbaugruppen (2) werden elektrisch leitendende Verbindungen hergestellt. Die Chipbaugruppen (2) werden mittels einer dielektrischen Einbettmasse (4) stoffschlüssig verbunden.