公开(公告)号：CN101582411A

公开(公告)日：2009-11-18

申请号：CN200910140902.4

申请日：2009-05-12

Applicant: 松下电器产业株式会社

Inventor： 原田刚史 ,  柴田润一 ,  植木彰

IPC: H01L23/532 ,  H01L23/528 ,  H01L21/768

CPC classification number: H01L21/7682 ,  H01L21/76829 ,  H01L21/76832 ,  H01L21/76834 ,  H01L23/5222 ,  H01L23/53238 ,  H01L23/53295 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明制造具有实用上充分的动作速度及耐电迁移性的半导体装置。在半导体基板的上表面形成层间绝缘膜(101)，在层间绝缘膜(101)内形成下层配线层(105)。在层间绝缘膜(101)的上表面及下层配线(105)的上表面形成衬垫绝缘膜(106)，在衬垫绝缘膜(106)的上表面形成层间绝缘膜(108)。在层间绝缘膜(108)内形成上层配线(113)，下层配线(105)与上层配线(113)经由过孔(109)连接。并且，在过孔周边区域(140)形成的衬垫绝缘膜(106)的膜厚比在过孔周边区域(140)的外侧形成的衬垫绝缘膜(106)的膜厚厚。

公开(公告)号：CN1205666C

公开(公告)日：2005-06-08

申请号：CN01136837.3

申请日：2001-10-26

Applicant: 松下电器产业株式会社

Inventor： 岸田刚信 ,  原田刚史 ,  樋野村彻 ,  阿部弘光 ,  佐竹光成 ,  国光健一

IPC: H01L21/768 ,  H01L21/3205 ,  H01L21/285 ,  H01L21/205

CPC classification number: H01L21/76843 ,  H01L21/7684 ,  H01L21/76846 ,  H01L21/7685 ,  H01L21/76862 ,  H01L21/76876 ,  H01L21/76877

Abstract: 一种半导体装置及其制造方法，在半导体衬底10上形成下层金属布线，在该金属布线上淀积有层间绝缘膜15。在形成于层间绝缘膜15上的磨耗空穴17中，填入由钛膜18、氮化钛膜19以及钨膜20所构成的插件21。钨膜20的结晶面在(110)面上取向。能精确地检测出对第2金属膜实施的CMP工序的终点。

公开(公告)号：CN1467820A

公开(公告)日：2004-01-14

申请号：CN03138233.9

申请日：2003-05-29

Applicant: 松下电器产业株式会社

Inventor： 原田刚史

IPC: H01L21/768 ,  H01L21/3205

CPC classification number: H01L21/76838 ,  H01L21/3212 ,  H01L21/76807 ,  H01L21/7684 ,  H01L21/76877 ,  H01L2221/1036

Abstract: 本发明提供一种在半导体装置等的电子器件中的布线结构的形成方法。在FSG膜(105)等的绝缘膜上形成凹部(106)后，在FSG膜(105)上使凹部(106)等埋入地沉积阻挡膜(108)和Cu膜(111)。之后在除去凹部(106)外侧的Cu膜(111)后，进行热处理，之后除去凹部(106)外侧的阻挡膜(108)。根据本发明，由于可以实现没有空洞或表面裂痕的布线结构，所以可以以高的成品率制造可靠性高的半导体装置的电子器件。

公开(公告)号：CN1351369A

公开(公告)日：2002-05-29

申请号：CN01136837.3

申请日：2001-10-26

Applicant: 松下电器产业株式会社

Inventor： 岸田刚信 ,  原田刚史 ,  樋野村彻 ,  阿部弘光 ,  佐竹光成 ,  国光健一

IPC: H01L21/3205 ,  H01L21/285 ,  H01L21/768 ,  H01L21/205

CPC classification number: H01L21/76843 ,  H01L21/7684 ,  H01L21/76846 ,  H01L21/7685 ,  H01L21/76862 ,  H01L21/76876 ,  H01L21/76877

Abstract: 一种半导体装置及其制造方法,在半导体衬底10上形成下层金属布线,在该金属布线上淀积有层间绝缘膜15。在形成于层间绝缘膜15上的磨耗空穴17中,填入由钛膜18、氮化钛膜19以及钨膜20所构成的插件21。钨膜20的结晶面在(110)面上取向。能精确地检测出对第2金属膜实施的CMP工序的终点。

公开(公告)号：CN1267976C

公开(公告)日：2006-08-02

申请号：CN03155900.X

申请日：2003-08-26

Applicant: 松下电器产业株式会社

Inventor： 平尾秀司 ,  原田刚史 ,  二井一志 ,  岸田刚信 ,  池田敦 ,  辻和则

IPC: H01L21/3205 ,  H01L21/768

CPC classification number: H01L21/76843 ,  H01L21/76864 ,  H01L21/76873 ,  H01L21/76874 ,  H01L21/76877

Abstract: 本发明提供一种生产半导体器件的方法。在该方法中，在一层具有晶体结构的势垒膜上形成第一导电薄膜之后，在第一导电膜上形成第二导电膜。其后，加热第一导电膜和第二导电膜使得第一导电膜和第二导电膜成为一体而形成第三导电膜。根据本发明的方法，由于避免了由于应力迁移而出现缺陷，所以改进了布线可靠性，提高了半导体器件的产品成品率。

公开(公告)号：CN1267969C

公开(公告)日：2006-08-02

申请号：CN02108138.7

申请日：2002-03-27

Applicant: 松下电器产业株式会社

Inventor： 岸田刚信 ,  多田慎也 ,  池田敦 ,  原田刚史 ,  杉原康平

IPC: H01L21/28

CPC classification number: H01L21/76843 ,  H01L21/76864 ,  H01L21/76873 ,  H01L23/53238 ,  H01L2221/1089 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 一种半导体装置及其制造方法，它在设于半导体衬底上的绝缘性或者导电性膜上形成阻挡层，在该阻挡层上设置由导电膜组成的电极或者布线。阻挡层是晶体结构为β结构的钽膜。

公开(公告)号：CN1220259C

公开(公告)日：2005-09-21

申请号：CN02156991.6

申请日：2002-12-24

Applicant: 松下电器产业株式会社

Inventor： 滨中雅司 ,  原田刚史 ,  吉田英朗 ,  上田哲也

IPC: H01L21/768 ,  H01L21/3205

CPC classification number: H01L21/76832 ,  H01L21/02074 ,  H01L21/31053 ,  H01L21/3212 ,  H01L21/76801 ,  H01L21/76807 ,  H01L21/7684 ,  Y10S438/906

Abstract: 本发明为一种布线结构的形成方法，在形成在基板(100)上的FSG膜(109)及ARL膜(110)上形成多个布线用沟槽(111)，然后，在ARL膜(110)上依次堆积能够将各布线用沟槽(111)完全掩埋的屏障金属膜(氮化钽膜(112))与布线用导电膜(铜膜(113)及(114))。其后，在通过研磨除去了各布线用沟槽(111)外侧的铜膜(113)及(114)之后，再通过研磨，除去各布线用沟槽(111)外侧的氮化钽膜(112)。之后，在除去了在研磨时基板(100)上粘附的异物之后，使用与在铜膜(113)及(114)的研磨工序中所使用的相同种类的研磨剂对ARL膜(110)的表面进行研磨。从而可防止在绝缘膜以及绝缘膜上的ARL膜中埋入的布线之间的短路。

公开(公告)号：CN101582411B

公开(公告)日：2013-07-24

申请号：CN200910140902.4

申请日：2009-05-12

Applicant: 松下电器产业株式会社

Inventor： 原田刚史 ,  柴田润一 ,  植木彰

IPC: H01L23/532 ,  H01L23/528 ,  H01L21/768

CPC classification number: H01L21/7682 ,  H01L21/76829 ,  H01L21/76832 ,  H01L21/76834 ,  H01L23/5222 ,  H01L23/53238 ,  H01L23/53295 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明制造具有实用上充分的动作速度及耐电迁移性的半导体装置。在半导体基板的上表面形成层间绝缘膜(101)，在层间绝缘膜(101)内形成下层配线层(105)。在层间绝缘膜(101)的上表面及下层配线(105)的上表面形成衬垫绝缘膜(106)，在衬垫绝缘膜(106)的上表面形成层间绝缘膜(108)。在层间绝缘膜(108)内形成上层配线(113)，下层配线(105)与上层配线(113)经由过孔(109)连接。并且，在过孔周边区域(140)形成的衬垫绝缘膜(106)的膜厚比在过孔周边区域(140)的外侧形成的衬垫绝缘膜(106)的膜厚厚。

公开(公告)号：CN100433293C

公开(公告)日：2008-11-12

申请号：CN200410096561.2

申请日：2004-12-03

Applicant: 松下电器产业株式会社

Inventor： 原田刚史

IPC: H01L21/768 ,  H01L21/31 ,  H01L23/52

Abstract: 本发明公开了一种布线结构及其制造方法。第一布线(102A)和第二布线(111)通过形成在层间绝缘膜(SiO2膜104和FSG膜105)中的通路(110A)连接。虚设通路(110B)连接在第二布线(111)的与通路(110A)的连接部分的附近。虚设通路(110B)在实际使用时不成为闭合电路的一部分。因此，实现了一种保持在高温下也不会产生工作不良的高可靠性的多层布线结构。

公开(公告)号：CN1248304C

公开(公告)日：2006-03-29

申请号：CN03138233.9

申请日：2003-05-29

Applicant: 松下电器产业株式会社

Inventor： 原田刚史

IPC: H01L21/768 ,  H01L21/3205

CPC classification number: H01L21/76838 ,  H01L21/3212 ,  H01L21/76807 ,  H01L21/7684 ,  H01L21/76877 ,  H01L2221/1036

Abstract: 本发明提供一种在半导体装置等的电子器件中的布线结构的形成方法。在FSG膜(105)等的绝缘膜上形成凹部(106)后，在FSG膜(105)上使凹部(106)等埋入地沉积阻挡膜(108)和Cu膜(111)。之后在除去凹部(106)外侧的Cu膜(111)后，进行热处理，之后除去凹部(106)外侧的阻挡膜(108)。根据本发明，由于可以实现没有空洞或表面裂痕的布线结构，所以可以以高的成品率制造可靠性高的半导体装置的电子器件。