公开(公告)号：CN104284511B

公开(公告)日：2018-03-09

申请号：CN201410306759.2

申请日：2014-06-30

Applicant: 揖斐电株式会社

Inventor： 古谷俊树 ,  古泽刚士 ,  清水敬介 ,  中村雄一

IPC: H05K1/03 ,  H05K1/18 ,  H05K1/11

CPC classification number: H05K1/185 ,  H01L21/568 ,  H01L24/19 ,  H01L2224/04105 ,  H01L2224/12105 ,  H01L2224/16227 ,  H01L2224/32225 ,  H01L2224/73267 ,  H01L2224/83005 ,  H01L2225/1023 ,  H01L2225/1035 ,  H01L2225/1058 ,  H01L2924/15311 ,  H01L2924/1533 ,  H01L2924/18162 ,  H01L2924/19105 ,  H05K1/0203 ,  H05K1/113 ,  H05K3/0097 ,  H05K3/3489 ,  H05K3/4602 ,  H05K3/4673 ,  H05K2201/068 ,  H05K2201/094 ,  H05K2203/1536 ,  H05K2203/308 ,  H01L2224/19

Abstract: 本发明提供一种印刷布线板，其内置有电子部件且翘曲小。在电子部件1(90L)、电子部件2(93)的下侧设有热膨胀系数比第2树脂绝缘层(50A)、第3树脂绝缘层(50B、50C)低的第1树脂绝缘层(30)。由于第1树脂绝缘层的热膨胀系数低，所以第1树脂绝缘层的外缘侧产生向下方的翘曲，与热膨胀系数大的第2树脂绝缘层和第3树脂绝缘层的外缘部向上方的翘曲相抵消，从而能够减小印刷布线板的翘曲。

公开(公告)号：CN107768322A

公开(公告)日：2018-03-06

申请号：CN201710622268.2

申请日：2017-07-27

Applicant: 日月光半导体制造股份有限公司

Inventor： 王维仁

IPC: H01L23/31 ,  H01L21/50 ,  H01L21/56

CPC classification number: H01L23/3114 ,  H01L21/56 ,  H01L23/3128 ,  H01L24/17 ,  H01L24/29 ,  H01L24/32 ,  H01L24/33 ,  H01L24/83 ,  H01L25/105 ,  H01L25/50 ,  H01L2224/16238 ,  H01L2224/26165 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/73204 ,  H01L2224/73253 ,  H01L2224/73265 ,  H01L2224/83191 ,  H01L2224/83856 ,  H01L2224/92225 ,  H01L2224/97 ,  H01L2225/0651 ,  H01L2225/06562 ,  H01L2225/1023 ,  H01L2225/1041 ,  H01L2225/1058 ,  H01L2225/107 ,  H01L2225/1088 ,  H01L2924/06 ,  H01L2924/15311 ,  H01L2924/15331 ,  H01L2924/3511 ,  H01L2224/48227 ,  H01L2924/00012 ,  H01L2224/81 ,  H01L2224/83 ,  H01L21/50

Abstract: 本案之揭示内容之至少一些实施例系关于一种半导体器件封装。该半导体器件封装包括一第一基板、设置在该第一基板上的一电子部件、设置在该电子部件上方的一第二基板、一粘合层、一间隔物及一包封层。该粘合层设置在该电子部件和该第二基板之间。该间隔件直接接触该粘合层和该第二基板。该包封层设置在该第一基板和该第二基板之间。

公开(公告)号：CN104051383B

公开(公告)日：2018-02-27

申请号：CN201310329154.0

申请日：2013-07-31

Applicant: 台湾积体电路制造股份有限公司

Inventor： 蔡柏豪 ,  洪瑞斌 ,  林俊成

IPC: H01L23/488 ,  H01L25/16 ,  H01L21/60

CPC classification number: H01L21/568 ,  H01L2224/04105 ,  H01L2224/12105 ,  H01L2224/19 ,  H01L2224/48091 ,  H01L2224/73267 ,  H01L2225/0651 ,  H01L2225/06568 ,  H01L2225/1035 ,  H01L2225/1041 ,  H01L2225/1058 ,  H01L2924/01322 ,  H01L2924/181 ,  H01L2924/18162 ,  H01L2924/00014 ,  H01L2924/00 ,  H01L2224/18 ,  H01L2924/00012

Abstract: 公开了封装的半导体器件、封装半导体器件的方法以及叠层封装（PoP）器件。在一些实施例中，一种封装半导体器件的方法包括在载具上方形成封装通孔（TPV），以及将半导体器件连接至载具。半导体器件包括设置在其表面上的接触焊盘以及设置在接触焊盘上方的绝缘材料。在载具上方且在TPV和半导体器件之间形成模塑材料。使用激光钻孔工艺在绝缘材料中且在接触焊盘上方形成开口，以及在绝缘材料和绝缘材料中的开口的上方形成再分布层（RDL）。将RDL的一部分连接至每个接触焊盘的顶面。

公开(公告)号：CN104882435B

公开(公告)日：2018-02-16

申请号：CN201410442942.5

申请日：2014-09-02

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈宪伟

IPC: H01L23/544 ,  H01L21/02

CPC classification number: H01L25/105 ,  H01L21/76898 ,  H01L23/3128 ,  H01L23/481 ,  H01L23/544 ,  H01L23/585 ,  H01L24/06 ,  H01L24/11 ,  H01L24/17 ,  H01L24/19 ,  H01L24/20 ,  H01L24/81 ,  H01L25/0657 ,  H01L25/50 ,  H01L2223/54406 ,  H01L2223/54433 ,  H01L2223/54486 ,  H01L2224/0401 ,  H01L2224/04042 ,  H01L2224/04105 ,  H01L2224/05025 ,  H01L2224/11334 ,  H01L2224/11849 ,  H01L2224/12105 ,  H01L2224/16113 ,  H01L2224/16145 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2224/73265 ,  H01L2224/73267 ,  H01L2224/81815 ,  H01L2225/0651 ,  H01L2225/06513 ,  H01L2225/06548 ,  H01L2225/06568 ,  H01L2225/1035 ,  H01L2225/1041 ,  H01L2225/1058 ,  H01L2225/1082 ,  H01L2225/1094 ,  H01L2924/00014 ,  H01L2924/12042 ,  H01L2924/15311 ,  H01L2924/181 ,  H01L2924/00 ,  H01L2924/00012 ,  H01L2224/45015 ,  H01L2924/207 ,  H01L2224/45099

Abstract: 封装件包括器件管芯、位于器件管芯下面的多个第一重布线、位于器件管芯上面的多个第二重布线、以及与多个第二重布线位于相同金属层内的金属焊盘。激光标记位于金属焊盘上面的介电层内。激光标记与金属焊盘重叠。

公开(公告)号：CN104617088B

公开(公告)日：2018-01-30

申请号：CN201310577966.7

申请日：2013-11-14

Applicant: 矽品精密工业股份有限公司

Inventor： 徐逐崎 ,  王隆源 ,  江政嘉 ,  施嘉凯

IPC: H01L25/16 ,  H01L23/28 ,  H01L23/488 ,  H01L21/56 ,  H01L21/60

CPC classification number: H01L21/02057 ,  H01L21/561 ,  H01L21/563 ,  H01L21/568 ,  H01L23/13 ,  H01L23/49816 ,  H01L23/49833 ,  H01L23/562 ,  H01L24/16 ,  H01L24/32 ,  H01L24/48 ,  H01L24/73 ,  H01L24/81 ,  H01L24/83 ,  H01L24/85 ,  H01L24/97 ,  H01L25/0655 ,  H01L25/105 ,  H01L25/50 ,  H01L2224/16225 ,  H01L2224/32225 ,  H01L2224/48227 ,  H01L2224/73204 ,  H01L2224/81005 ,  H01L2224/83005 ,  H01L2224/85005 ,  H01L2224/97 ,  H01L2225/1023 ,  H01L2225/1058 ,  H01L2924/00014 ,  H01L2924/15162 ,  H01L2924/15174 ,  H01L2924/15331 ,  H01L2924/181 ,  H01L2924/3511 ,  Y10T428/192 ,  H01L2224/83 ,  H01L2224/81 ,  H01L2224/85 ,  H01L2924/00 ,  H01L2924/00012 ,  H01L2224/45099 ,  H01L2224/45015 ,  H01L2924/207

Abstract: 一种半导体封装件及其制法与基板暨封装结构，该半导体封装件的制法，先藉由多个支撑组件叠放第二基板于第一基板上，且该第二基板具有至少一贯通的清理孔，再进行清理该支撑组件的作业，并利用该清理孔清理该第二基板与该第一基板之间的空间。

公开(公告)号：CN105097721B

公开(公告)日：2017-12-08

申请号：CN201510375008.0

申请日：2015-06-30

Applicant: 通富微电子股份有限公司

Inventor： 石磊

IPC: H01L23/13 ,  H01L23/498 ,  H01L23/49 ,  H01L21/56 ,  H01L21/60

CPC classification number: H01L2224/04105 ,  H01L2224/12105 ,  H01L2224/19 ,  H01L2224/20 ,  H01L2224/32225 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2224/73265 ,  H01L2224/73267 ,  H01L2224/92244 ,  H01L2225/1035 ,  H01L2225/1041 ,  H01L2225/1058 ,  H01L2924/15311 ,  H01L2924/181 ,  H01L2924/00012 ,  H01L2924/00014 ,  H01L2924/00

Abstract: 一种封装结构的形成方法，包括：提供具有芯片区、相对的第三表面和第四表面的载体；在载体内形成位于芯片区周围的插槽；在载体芯片区的第三表面固定芯片，芯片具有相对的第一表面和第二表面，芯片的第二表面包括功能区，芯片的第一表面与载体的第三表面相互固定；在插槽内固定包括第一端和第二端的连接键，连接键的第一端和第二端暴露出导电线，连接键的第一端位于插槽内，连接键的第二端齐平于芯片的功能区表面；在载体的第三表面形成包围芯片和连接键的塑封层；对在载体的第四表面进行减薄，直至暴露出连接键的第二端；在塑封层表面形成再布线层和第一焊球。所述封装结构的形成方法简单、工艺成本降低，所形成的封装结构尺寸精确且缩小。

公开(公告)号：CN104282649B

公开(公告)日：2017-11-21

申请号：CN201310421738.0

申请日：2013-09-16

Applicant: 台湾积体电路制造股份有限公司

Inventor： 林俊成 ,  洪瑞斌 ,  蔡柏豪

IPC: H01L23/488 ,  H01L21/60

CPC classification number: H01L23/481 ,  H01L21/486 ,  H01L21/568 ,  H01L21/76802 ,  H01L21/76877 ,  H01L21/76897 ,  H01L23/3121 ,  H01L23/49816 ,  H01L23/49822 ,  H01L23/528 ,  H01L23/5384 ,  H01L23/5389 ,  H01L24/19 ,  H01L24/73 ,  H01L25/105 ,  H01L2224/04105 ,  H01L2224/12105 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2224/73265 ,  H01L2224/73267 ,  H01L2225/0651 ,  H01L2225/06568 ,  H01L2225/1035 ,  H01L2225/1058 ,  H01L2924/15311 ,  H01L2924/181 ,  H01L2924/18162 ,  H01L2924/00012 ,  H01L2924/00

Abstract: 本发明公开了一种半导体器件及其制造方法，其中，扇出型封装件包括模塑料、导电插塞和应力缓冲层。导电插塞位于模塑料中。应力缓冲层位于导电插塞和模塑料之间。应力缓冲层具有热膨胀系数（CTE）。应力缓冲层的CTE介于模塑料的CTE和导电插塞的CTE之间。制造三维半导体封装件的方法包括：在衬底上镀柱形件，并且在柱形件的侧壁上设置应力缓冲层。该方法进一步包括：用模塑料围绕应力缓冲层。

公开(公告)号：CN107342237A

公开(公告)日：2017-11-10

申请号：CN201710269901.4

申请日：2017-04-24

Applicant: 三星电子株式会社

Inventor： 史洪宾 ,  李俊镐

IPC: H01L21/56 ,  H01L23/31 ,  H01L25/07 ,  H01L23/538

CPC classification number: H01L25/105 ,  H01L24/81 ,  H01L25/50 ,  H01L2224/81143 ,  H01L2224/81815 ,  H01L2225/1023 ,  H01L2225/1058 ,  H01L2225/1082 ,  H01L21/561 ,  H01L23/3128 ,  H01L23/538 ,  H01L23/5383 ,  H01L25/0657

Abstract: 公开了一种制造半导体封装件的方法和制造层叠封装(PoP)半导体装置的方法。制造半导体封装件的方法包括：提供下半导体封装件，下半导体封装件包括下封装基底以及在下封装基底的顶表面上的下虚设球和下焊料球；提供上半导体封装件，上半导体封装件包括上封装基底以及在上封装基底的底表面上的上虚设球和上焊料球；在第一温度下将上虚设球接合到下虚设球，以形成焊料接合件；在第二温度下将上焊料球接合到下焊料球，以形成连接端子。

公开(公告)号：CN105161451B

公开(公告)日：2017-11-07

申请号：CN201510460961.5

申请日：2015-07-30

Applicant: 通富微电子股份有限公司

Inventor： 李骏

IPC: H01L21/768 ,  H01L21/56 ,  H01L25/00

CPC classification number: H01L21/568 ,  H01L2224/04105 ,  H01L2224/12105 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2224/73265 ,  H01L2225/1035 ,  H01L2225/1058 ,  H01L2924/15311 ,  H01L2924/18162 ,  H01L2924/3511 ,  H01L2924/00014 ,  H01L2224/32225 ,  H01L2924/00012

Abstract: 本发明提供一种半导体叠层封装方法，包括：A：制作上封装体，B：制作封装有芯片的下封装体，C：将所述上封装体和所述下封装体叠层封装，步骤B包括：S101：提供制作下封装体的金属板；S102：在金属板上表面形成凹坑，下表面形成凸起；S103：将芯片连接在金属板的下表面；S104：用塑封底填料将芯片固定和封装于金属板上形成塑封体；S105：打磨塑封体至露出凸起和芯片的上表面；S106：打磨或者蚀刻金属板下表面以去除凹坑；S107：在步骤S106处理后的塑封体的上表面形成再布线金属层，在再布线金属层上形成第一焊球。本发明提供的封装方法在金属板上形成凸起以作为下封装体的电极，实现芯片在封装体中的上下导通；打磨塑封体减小封装厚度，提高封装密度。

公开(公告)号：CN104335279B

公开(公告)日：2017-08-15

申请号：CN201380028442.0

申请日：2013-05-31

Applicant: 高通股份有限公司

Inventor： J·徐 ,  D·T·全

IPC: G11C5/04 ,  G06F13/16 ,  G06F13/42 ,  G11C5/06 ,  G11C7/10 ,  H01L27/00

CPC classification number: G11C5/06 ,  G11C5/04 ,  G11C5/063 ,  G11C7/02 ,  G11C7/222 ,  H01L25/0657 ,  H01L25/105 ,  H01L2224/16225 ,  H01L2224/48227 ,  H01L2225/0651 ,  H01L2225/1023 ,  H01L2225/1058 ,  H01L2924/15311

Abstract: 在实施例中，堆叠封装系统具有存储管芯(102、104)和逻辑管芯(106)。存储管芯包括第一存储器(306)和第二存储器(308)，每一个都被操作为与另一个独立，而且每一个都具有被电气连接至逻辑管芯的芯片间接口(310、312)。逻辑管芯具有两个独立的时钟源(318、322)，一个用于向第一存储器提供第一时钟信号，而另一个时钟源用于向第二存储器提供第二时钟信号。