-
公开(公告)号：CN106257833A
公开(公告)日：2016-12-28
申请号：CN201610455453.2
申请日：2016-06-22
Applicant: 三星电子株式会社
IPC: H03K5/135
Abstract: 提供一种高速工作的时钟门控电路。提供一种时钟门控电路包括：第一预充电单元，基于时钟信号对第一节点充电；第二预充电单元，基于时钟信号对第二节点充电；第一放电单元，基于时钟信号使第一节点放电；第二放电单元，基于时钟信号使第二节点放电；第一交叉耦合保持单元，根据第二节点的电压电平将第一节点保持在充电状态；第二交叉耦合保持单元，根据第一节点的电压电平将第二节点保持在充电状态；控制单元，基于时钟使能信号控制第一放电单元和第二放电单元以使第一节点或第二节点放电。
-
公开(公告)号：CN102487270B
公开(公告)日：2016-08-10
申请号：CN201110392782.4
申请日：2011-12-01
Applicant: 三星电子株式会社
Inventor： 金珉修
CPC classification number: H03K3/356 , H03K3/356173
Abstract: 提供了一种触发器电路，包括：评估部件，该评估部件连接到第一节点和第二节点以根据第一节点的电压电平对第二节点进行放电；条件延迟部件，该条件延迟部件连接到第二节点以对第三节点进行放电以具有不同于第二节点的电压电平的电压电平；以及保持器逻辑部件，该保持器逻辑部件连接到第二节点和第三节点以维持第二和第三节点中没有正在被放电的一个的电压电平。
-
公开(公告)号：CN105610411A
公开(公告)日：2016-05-25
申请号：CN201510761526.6
申请日：2015-11-10
Applicant: 三星电子株式会社
Inventor： 金珉修
Abstract: 一种半导体装置包括：第一电路，响应于接收到具有第一逻辑电平的使能信号和具有第一逻辑电平的时钟信号将第一电压提供给第一节点以将第一节点的电压电平从第一逻辑电平改变为第二逻辑电平；第二电路，响应于接收到具有第二逻辑电平的使能信号和具有第一逻辑电平的时钟信号将第二电压提供给第二节点以将第二节点的电压电平从第一逻辑电平改变为第二逻辑电平。第二电路包括：运算电路，对使能信号的电压电平和第二节点的电压电平执行与非运算，以生成与非结果；开关，由所述与非结果所门控并且响应于所述与非结果是由具有第二逻辑电平的使能信号和具有第一逻辑电平的时钟信号所产生而被导通，以将第二电压提供给第二节点。
-
公开(公告)号：CN104282655A
公开(公告)日：2015-01-14
申请号：CN201410331005.2
申请日：2014-07-11
Applicant: 三星电子株式会社
CPC classification number: H01L29/785 , H01L23/5286 , H01L23/538 , H01L24/16 , H01L24/32 , H01L24/48 , H01L24/73 , H01L25/105 , H01L27/0207 , H01L27/0629 , H01L27/092 , H01L27/0924 , H01L27/1211 , H01L2224/16225 , H01L2224/32225 , H01L2224/48091 , H01L2224/48227 , H01L2224/73265 , H01L2225/1023 , H01L2225/1058 , H01L2924/00014 , H01L2924/15331 , H01L2924/00012 , H01L2224/45099 , H01L2224/45015 , H01L2924/207
Abstract: 本发明提供了一种半导体器件以及一种制造半导体器件的方法。该半导体器件包括：第一源电极，其配置为将第一功率轨连接至第一杂质区，所述第一功率轨结合至第一电压源；第二源电极，其配置为将第二功率轨连接至第二杂质区，所述第二功率轨结合至第二电压源，第一电压源和第二电压源不同；栅电极，其位于第一杂质区和第二杂质区上；第一漏电极，其位于第一杂质区上；第二漏电极，其位于第二杂质区上；以及互连线，其连接至第一漏电极和第二漏电极，所述互连线形成至少一个闭环。
-
公开(公告)号：CN110390122B
公开(公告)日：2024-08-06
申请号：CN201910318808.7
申请日：2019-04-19
Applicant: 三星电子株式会社
IPC: G06F30/392 , G06F119/18
Abstract: 提供了一种包括标准单元的集成电路、用于设计和制造该集成电路的方法和计算系统。用于制造该集成电路的方法涉及于基于标准单元库对要制造的集成电路的标准单元进行布局以及对已布局的标准单元进行布线。可以基于用于布线的第二线路的位置调整已布局的标准单元之中的已布局的单元的第一线路的位置。第一线路从至少一个标准单元提供，第一线路与第二线路形成在同一层中并且在第一方向上与第二线路分隔开。产生具有调整的第一线路的位置的集成电路布图。
-
Patent Agency Ranking
公开(公告)号：CN115809632A
公开(公告)日：2023-03-17
申请号：CN202210919537.2
申请日：2022-08-02
Applicant: 三星电子株式会社
IPC: G06F30/392 , G06F30/394 , G06F30/398 , G06F30/323
Abstract: 提供了集成电路、设计包括该集成电路的布图的方法及计算系统。集成电路包括：第一单元，包括第一‑a和第二‑a输出引脚、连接第一‑a输出引脚和第二‑a输出引脚的第一布线线路、连接第一‑a输出引脚和第一布线线路的第一‑a过孔、连接第二‑a输出引脚和第一布线线路的第二‑a过孔；及第二单元，包括第一‑b和第二‑b输出引脚、连接第一‑b输出引脚和第二‑b输出引脚的第二布线线路、连接第一‑b输出引脚和第二布线线路的第一‑b过孔、连接第二‑b输出引脚和第二布线线路的第二‑b过孔。第一‑a过孔和第二‑a过孔及第一‑b过孔和第二‑b过孔各自在彼此不同的第一‑a位置、第二‑a位置、第一‑b位置和第二‑b位置处。
-
公开(公告)号：CN115225063A
公开(公告)日：2022-10-21
申请号：CN202210406365.9
申请日：2022-04-18
Applicant: 三星电子株式会社
Abstract: 一种触发器包括：预充电电路，其被配置为通过将电源电压节点和第一节点桥接为第一节点充电，预充电电路根据时钟信号的电压电平为第一节点充电，预充电电路基于串联排列的至少两个PMOS晶体管为第一节点充电；放电电路，其被配置为通过将第一节点和地节点桥接将第一节点放电，根据输入信号和时钟信号将第一节点放电；以及第二节点，其被配置为根据第一节点的电压电平充电或放电。
-
-
公开(公告)号：CN114448393A
公开(公告)日：2022-05-06
申请号：CN202111219618.3
申请日：2021-10-20
Applicant: 三星电子株式会社
IPC: H03K3/356
Abstract: 本公开涉及执行逻辑运算的电路和包括该电路的触发器。在本公开中，一种集成电路包括第一电路、第二电路和反相器。第一电路接收第一输入信号、反转的时钟信号、第一输出节点的第一逻辑电平和第二输出节点的逻辑电平，以确定第一输出节点的第二逻辑电平。第二电路接收第一输入信号、时钟信号、第一逻辑电平和第二逻辑电平，以确定第二输出节点的逻辑电平。反相器接收第二输入信号以将反转的第二输入信号输出到第一电路或第二电路。当时钟信号的逻辑电平是第一逻辑电平时，第一输出节点的逻辑电平或第二输出节点的逻辑电平被输出为输出信号。
-
公开(公告)号：CN113675184A
公开(公告)日：2021-11-19
申请号：CN202110325988.9
申请日：2021-03-26
Applicant: 三星电子株式会社
IPC: H01L27/02 , H01L29/06 , H01L21/822
Abstract: 根据发明构思的一些示例实施例的集成电路包括：衬底，所述衬底包括阱，所述阱包括第一导电类型的掺杂剂；位于所述阱上的第一器件区域，所述第一器件区域在平行于所述衬底的第一方向上延伸；和位于所述阱的内部的第一隔离元件，所述第一隔离元件在所述第一方向上延伸。所述第一隔离元件包括：第一电源轨，所述第一电源轨被配置为接收电源电压；和位于所述第一电源轨与所述阱之间的第一掺杂区，所述第一掺杂区被配置成将所述电源电压从所述第一电源轨传输到所述阱，并且包括所述第一导电类型的掺杂剂。
-
-
-
-
-
-
-
-
-
Search Results
86
records
(took 0.032 seconds)
