公开(公告)号：DE102018200665A1

公开(公告)日：2018-10-31

申请号：DE102018200665

申请日：2018-01-17

Applicant: GLOBALFOUNDRIES INC

Inventor： MONT FRANK W ,  RYAN KEVIN J ,  SIDDIQUI SHARIQ ,  PEETHALA CORNELIUS B

IPC: H01L21/302 ,  H01L21/461

Abstract: Aspekte der vorliegenden Erfindung stellen ein Verfahren zum Reinigen einer Halbleitervorrichtung bereit. Das Verfahren umfasst ein Bereitstellen eines Halbleiterwafers mit einer freiliegenden Kobaltoberfläche und ein Spülen der freiliegenden Kobaltoberfläche mit Kathodenwasser mit einem pH größer 9 und einem Redoxpotential kleiner 0,0.

公开(公告)号：DE102012201025B4

公开(公告)日：2018-05-09

申请号：DE102012201025

申请日：2012-01-25

Applicant: GLOBALFOUNDRIES INC

Inventor： RICHTER RALF ,  HUISINGA TORSTEN ,  HEINRICH JENS

IPC: H01L21/8238 ,  H01L21/283 ,  H01L21/336 ,  H01L21/768

Abstract: Verfahren zur Herstellung eines CMOS-Bauelements auf einem Halbleitersubstrat (102), das ein erstes Transistorgebiet (101) und ein zweites Transistorgebiet (103) aufweist, wobei das Verfahren umfasst:Bilden einer ersten Schicht eines ersten verspannungsinduzierenden Materials (140) über dem ersten Transistorgebiet (101) und dem zweiten Transistorgebiet (103);Entfernen von Bereichen der ersten Schicht über dem zweiten Transistorgebiet (103);isotropes Ätzen von Bereichen der ersten Schicht (140) über dem ersten Transistorgebiet (101) nach dem Entfernen der Bereiche der ersten Schicht (140) über dem zweiten Transistorgebiet (103), um die Kanten der ersten Schicht abzurunden;Bilden einer zweiten Schicht aus dielektrischem Material (150) über dem ersten Transistorgebiet (101) und dem zweiten Transistorgebiet (103), wobei nach dem Abrunden der Kanten der ersten Schicht die zweite Schicht aus dielektrischem Material (150) über dem ersten Transistorgebiet (101) über der ersten Schicht aus verspannungsinduzierenden Material (140) gebildet wird; undBilden von leitenden Kontakten (170) in der ersten Schicht (140) und der zweiten Schicht aus dielektrischem Material (150) über dem ersten Halbleitergebiet (101), wobei die leitenden Kontakte (170) elektrisch mit dotierten Gebieten (120), die in dem Halbleitersubstrat (102) ausgebildet sind, verbunden sind.

公开(公告)号：DE102010063907B4

公开(公告)日：2018-03-29

申请号：DE102010063907

申请日：2010-12-22

Applicant: GLOBALFOUNDRIES DRESDEN MOD 1 ,  GLOBALFOUNDRIES INC

Inventor： KRONHOLZ STEPHAN ,  LENSKI MARKUS ,  THEES HANS-JUERGEN

IPC: H01L21/8238 ,  H01L21/265 ,  H01L21/283 ,  H01L21/311

Abstract: Verfahren mit: Bilden eines verformungsinduzierenden Halbleitermaterials (251) in einem ersten aktiven Gebiet (202A) eines ersten Transistors (250A) in Anwesenheit einer ersten Gateelektrodenstruktur (260A), die auf dem ersten aktiven Gebiet (202A) ausgebildet ist, während ein zweites aktives Gebiet (202B) eines zweiten Transistors (250B) und eine zweite Gateelektrodenstruktur (260B), die darauf ausgebildet ist, mittels einer ersten Abstandshalterschicht (265S) abgedeckt sind, wobei die erste Gateelektrodenstruktur (260A) einen ersten Abstandshalter (265) und eine erste dielektrische Deckschicht (264A) aufweist und wobei die zweite Gateelektrodenstruktur (260B) eine zweite dielektrische Deckschicht (264B) aufweist; Bilden einer zweiten Abstandshalterschicht (275) über dem ersten und dem zweiten aktiven Gebiet (202A, 202B), nach dem Bilden des verformungsinduzierenden Halbleitermaterials (251); selektives Modifizieren (278) der zweiten dielektrischen Deckschicht (264B), um deren Ätzrate in einem nachfolgenden Ätzprozess zu erhöhen, wobei das Modifizieren (278) der zweiten dielektrischen Deckschicht (275) in Anwesenheit der ersten Abstandshalterschicht (265S) erfolgt; Entfernen (280) der ersten und der zweiten dielektrischen Deckschicht (264A, 264B); und Bilden von Drain- und Sourcegebieten (253) in dem ersten und dem zweiten aktiven Gebiet (202A, 202B).

公开(公告)号：DE102009035419B4

公开(公告)日：2018-03-08

申请号：DE102009035419

申请日：2009-07-31

Applicant: GLOBALFOUNDRIES DRESDEN MOD 1 ,  GLOBALFOUNDRIES INC

Inventor： KRONHOLZ STEPHAN ,  LENSKI MARKUS ,  RICHTER RALF

IPC: H01L27/28 ,  H01L21/8238 ,  H01L51/40

Abstract: Verfahren mit: Bilden einer dielektrischen Materialschicht (110, 210) über einem ersten leitenden Gebiet (131, 231) eines integrierten Schaltungsbauelements, Bilden einer Öffnung (111, 211) in der dielektrischen Materialschicht (110, 210), wobei die Öffnung (111, 211) spezifizierte laterale Abmessungen und eine spezifizierte Tiefe aufweist und sich in Richtung des ersten leitenden Gebiets (131, 231) erstreckt; Anordnen eines oder mehrerer funktionaler Moleküle (120, 220) in der Öffnung, wobei jedes des einen oder der mehreren funktionalen Moleküle (120, 220) mindestens zwei unterschiedliche Zustände zum Repräsentieren mindestens eines Bits an Information besitzt, wobei eine Größe des einen oder der mehreren funktionalen Moleküle (120, 220) an die spezifizierten lateralen Abmessungen und/oder an die spezifizierte Tiefe angepasst ist und wobei die funktionalen Moleküle (120, 220) funktionsmäßig mit dem ersten leitenden Gebiet (131, 231) so verbunden sind, dass ein elektrisches Zugreifen auf das eine oder die mehreren funktionalen Moleküle (120, 220) in der Öffnung (111, 211) ermöglicht wird; und Bilden eines zweiten leitenden Gebiets (251), so dass dieses funktionsmäßig mit dem einen oder den mehreren funktionalen Molekülen (120, 220) verbunden ist, wobei das Anordnen des einen oder der mehreren funktionalen Moleküle (120, 220) in der Öffnung (111, 211) umfasst: Bilden eines Haftmaterials (141) an einer Unterseite der Öffnung (111, 211), und, wobei Bilden eines Haftmaterials (141) an der Unterseite der Öffnung (111, 211) umfasst: Aufbringen einer Lösung mit Mizellen (145, 245), die eine Anhäufung einer Haftmaterialsorte enthalten, wobei eine laterale Größe der Mizelle (145, 245) so gewählt wird, dass diese kleiner ist als zumindest die spezifizierten lateralen Abmessungen der Öffnung (111, 211), und weiterhin umfassend Bilden einer Ätzmaske (208) über der dielektrischen Materialschicht (110, 210) und Bilden der Öffnung (111, 211) auf der Grundlage der Ätzmaske (208), wobei die Lösung in Anwesenheit der Ätzmaske (208) aufgebracht wird.

公开(公告)号：DE102017202302B3

公开(公告)日：2018-02-22

申请号：DE102017202302

申请日：2017-02-14

Applicant: GLOBALFOUNDRIES INC

Inventor： CAMILLO CASTILLO RENATA A ,  JAIN VIBHOR ,  LIU QIZHI ,  STAMPER ANTHONY K

IPC: H01L27/082 ,  H01L21/331 ,  H01L21/8222 ,  H01L29/737

Abstract: Die vorliegende Erfindung betrifft im Allgemeinen Halbleiterstrukturen und insbesondere Heteroübergangs-Bipolartransistorvorrichtungs-Integrationssysteme auf dem gleichen Wafer und Herstellungsverfahren. Die Struktur umfasst: eine Leistungsverstärkervorrichtung (PA) mit einer Basis, einem Kollektor und einem Emitter auf einem Wafer; und eine rauscharme Verstärkervorrichtung (LNA) mit einer Basis, einem Kollektor und einem Emitter auf dem Wafer, wobei der Emitter die gleiche Kristallstruktur wie die Basis aufweist.

公开(公告)号：DE102008059504B4

公开(公告)日：2018-02-22

申请号：DE102008059504

申请日：2008-11-28

Applicant: GLOBALFOUNDRIES DRESDEN MOD 1 ,  GLOBALFOUNDRIES INC

Inventor： AUBEL OLIVER ,  FEUSTEL FRANK ,  SCHMIDT TORSTEN

IPC: H01L23/544 ,  H01L21/768

Abstract: Teststruktur (250) zum Überwachen dielektrischer Eigenschaften eines Metallisierungssystems eines Halbleiterbauelements, wobei die Teststruktur (250) umfasst: ein Testgebiet (260), das über einem Substrat ausgebildet ist und mehrere Testmetallgebiete, die in einem dielektrischen Material (211) einer Metallisierungsebene gebildet sind, aufweist; eine Strombegrenzungsstruktur (240), die über dem Substrat gebildet ist; und eine Verbindungsstruktur (230), die mit dem Testgebiet (260) und der Strombegrenzungsstruktur (240) verbunden ist, wobei die Verbindungsstruktur (230) ausgebildet ist, die Strombegrenzungsstruktur (240) und das Testgebiet (260) elektrisch zu verbinden und das Anlegen einer Spannung in einem spezifizierten Spannungsbereich über dem Testgebiet (260) und der Strombegrenzungsstruktur (240) mittels einer externen Testeinrichtung zu ermöglichen; wobei die Strombegrenzungsstruktur (240) eine Widerstandsstruktur (242) aufweist, die zumindest teilweise in dem dielektrischen Material (211) ausgebildet ist und eine höhere Spannungsfestigkeit im Vergleich zu dem Testgebiet (260) besitzt.

公开(公告)号：DE112013000357B4

公开(公告)日：2018-02-15

申请号：DE112013000357

申请日：2013-01-10

Applicant: GLOBALFOUNDRIES INC

Inventor： TATEISHI TAKAAKI ,  WATANABE YUJI

IPC: H04L9/32 ,  G06F21/00 ,  G09C1/00 ,  H04L9/10 ,  H04L9/14 ,  H04L29/06

Abstract: Server, der zum Eingeben einer Zeichenfolge mit einem Client verbindbar ist und der einen Automaten aufweist, der einen nachfolgenden Zustand des Übergangs für jeden Zustand und jedes Zeichen definiert, der aufweist: eine Schlüsselketten-Generierungseinheit zum Generieren einer Schlüsselkette für jede Kombination aus Index, Zeichen und Zustand, die die Position jedes Zeichens in einer Zeichenfolge ausdrückt, wobei die Schlüsselkette verschlüsselte Schlüssel für den nächsten Index aufweist, die dem nachfolgenden Zustand des Übergangs von dem aktuellen Zustand entsprechen, entsprechend dem Zeichen auf der Grundlage des Schlüssels, der dem aktuellen Zustand entspricht, und eine Bereitstellungseinheit zum Austauschen von Daten mit einem Client und zum Bereitstellen einer Schlüsselkette für den Client, die jedem eingegebenen Schlüssel entspricht, aus einem Satz von Schlüsselketten für jeden Index in einem Zustand, der die eingegebenen Zeichen gegenüber dem Client verdeckt.

公开(公告)号：DE102016213092A1

公开(公告)日：2017-11-30

申请号：DE102016213092

申请日：2016-07-18

Applicant: GLOBALFOUNDRIES INC

Inventor： ARSOVSKI IGOR ,  FRAGANO MICHAEL T ,  MAFFITT THOMAS M ,  HOULE ROBERT M

IPC: G11C7/06

Abstract: Die vorliegende Erfindung betrifft inhaltsadressierbare Speicher (CAM) und weiter bevorzugt eine durchsuchbare CAM-Struktur mit Vorladung einer selbstbezogenen Übereinstimmungsleitung und einer lokalen Rückkopplungskontrolle und Verfahren zur Verwendung. Die vorliegende Erfindung umfasst eine Struktur, umfassend: eine Erfassungsleitung, die mit einer Erfassungsvorrichtung verbunden ist; eine Rückkopplungsleitung, die mit der Erfassungsleitung an einem Verbindungspunkt zwischen einem ersten Ende und einem zweiten Ende der Erfassungsleitung verbunden ist; und eine lokale Vorladungssteuerung, die mit dem Verbindungspunkt durch die Rückkopplungsleitung zur Steuerung eines Vorladens der Erfassungsleitung gemäß einem Zustand der Rückkopplungsleitung verbunden ist.

公开(公告)号：DE102006004411B4

公开(公告)日：2017-11-09

申请号：DE102006004411

申请日：2006-01-31

Applicant: GLOBALFOUNDRIES INC

Inventor： TUOHY GARRY

IPC: H01L21/66

Abstract: Verfahren mit: progressivem Filtern eines ersten Satzes aus Messdaten (152A), die von mehreren Positionen eines Substrats mit darauf ausgebildeten mehreren Halbleiterbauelementen in einem ersten Fertigungsstadium gewonnen werden, um mehrere Sätze aus progressiv gefilterten Messdaten zu erzeugen, wobei progressives Filtern einen Filterprozess beinhaltet, in welchem die anfänglichen Messdaten im Hinblick auf das gleiche Filterkriterium gefiltert werden, jedoch mit einem zunehmend eingeschränkten Filterverhalten; Erhalten eines zweiten Satzes aus Messdaten (152B) von den mehreren Positionen des Substrats in einem zweiten Fertigungsstadium; Kombinieren des zweiten Satzes aus Messdaten (152B) mit jedem der mehreren Sätzen aus progressiv gefilterten Messdaten, und Bestimmen für jede Kombination jeden Satzes der progressiv gefilterten Messdaten mit dem zweiten Satz aus Messdaten (152B) eines Werts einer Eigenschaft der mehreren Sätze aus progressiv gefilterten Messdaten.

公开(公告)号：DE102006051495B4

公开(公告)日：2017-11-02

申请号：DE102006051495

申请日：2006-10-31

Applicant: GLOBALFOUNDRIES INC

Inventor： STIRTON JAMES BROC ,  GOOD RICHARD

IPC: H01L21/66 ,  G05B19/418

Abstract: Verfahren mit: Erhalten eines ersten Auswahlregelsatzes zur Auswahl einer Teilmenge (201a) aus einer Gruppe von Substraten (201), wobei die Teilmenge (201a) in einem ersten Messprozess (230) einer Fertigungsumgebung (200), die ein erstes Prozessmodul (210) und ein zweites Prozessmodul (240) aufweist, zu bearbeiten sind, wobei der erste Messprozess (230) ein Prozessergebnis des ersten Prozessmoduls (210) für Substrate der ersten Teilmenge (201a) misst und der erste Auswahlregelsatz gewünschte Auswahlkriterien für das erste Prozessmodul (210) erfüllt; Messen der ersten Teilmenge (201a) in dem ersten Messprozess (230); Erhalten eines zweiten, speziell für eine Prozesssituation des zweiten Prozessmoduls (240) angepassten Auswahlregelsatzes für die Gruppe aus Substraten (201), die in einem zweiten Messprozess (250) zu bearbeiten sind, wobei der zweite Messprozess (250) ein Prozessergebnis des zweiten Prozessmoduls (240) zumindest auf der Grundlage der Teilmenge (201a) misst; Koordinieren des Bearbeitens der Teilmenge (201a) aus Substraten (201) in dem zweiten Prozessmodul (240) gemäß dem ersten und dem zweiten Auswahlregelsatz zur Verbesserung der Relevanz der entsprechend erzeugten Messdaten; und Ausführen von Messungen mit dem zweiten Messprozess (250) zumindest an der Teilmenge (201a) nach Bearbeitung der Gruppe aus Substraten in dem zweiten Prozessmodul.