公开(公告)号：KR1020120062303A

公开(公告)日：2012-06-14

申请号：KR1020100123509

申请日：2010-12-06

Applicant: 삼성전자주식회사

Inventor： 유철준 ,  송영희 ,  황성덕 ,  이상현

IPC: H01L33/50

CPC classification number: H01L33/486 ,  H01L33/505 ,  H01L33/58 ,  H01L33/62 ,  H01L33/64 ,  H01L2224/48227 ,  H01L2924/15321 ,  H01L2924/1815 ,  H01L33/50 ,  H01L2224/48091 ,  H01L2924/00014

Abstract: PURPOSE: A light emitting device package and a manufacturing method thereof are provided to improve light uniformity by forming a light conversion layer on an opening part of a substrate. CONSTITUTION: A circuit pattern is formed on one side of a substrate and an opening part is included. A wavelength conversion layer(30) is formed in order to fill a part of the opening part. A light emitting device(20) is arranged on one side of the wavelength conversion layer. The light emitting device is electrically connected to the circuit pattern. A heat sink(40) is arranged in order to be directly connected to the light emitting device.

Abstract translation: 目的：提供一种发光器件封装及其制造方法，以通过在基板的开口部上形成光转换层来提高光均匀性。 构成：电路图案形成在基板的一侧，并且包括开口部分。 为了填充开口部的一部分，形成波长转换层30。 发光器件（20）布置在波长转换层的一侧。 发光器件电连接到电路图案。 布置散热器（40）以便直接连接到发光器件。

公开(公告)号：KR1020110118523A

公开(公告)日：2011-10-31

申请号：KR1020100038180

申请日：2010-04-23

Applicant: 삼성전자주식회사

Inventor： 문경미 ,  송영희 ,  최일흥 ,  이정욱 ,  이영진

IPC: H01L33/62 ,  H01L33/48

CPC classification number: H01L25/075 ,  H01L25/0753 ,  H01L33/54 ,  H01L33/62 ,  H01L2224/48091 ,  H01L2924/12044 ,  H01L2924/3025 ,  H01L2933/0066 ,  H01L2924/00014 ,  H01L2924/00

Abstract: 발광소자 패키지용 리드 프레임, 발광소자 패키지, 및 발광소자 패키지를 채용한 조명장치가 개시된다. 개시된 리드 프레임은 복수의 발광소자칩들을 탑재하는 탑재부와, 탑재되는 발광소자칩들을 회로 연결하는 연결부와, 연결부에서 연장된 단자부를 포함하며, 발광소자 패키지는 이러한 리드 프레임상에 복수의 발광소자칩들이 직접 실장되어 패키징된 것으로서, 리드 프레임은 복수의 발광소자칩들을 회로 연결하는 연결부와, 회로의 일부가 외부로 노출되는 단자부를 포함한다.

公开(公告)号：KR1020090050403A

公开(公告)日：2009-05-20

申请号：KR1020070116811

申请日：2007-11-15

Applicant: 삼성전자주식회사

Inventor： 강선원 ,  송영희 ,  정태경 ,  김남석 ,  백승덕

IPC: H01L23/12 ,  H01L23/28 ,  H01L23/50

CPC classification number: H01L25/0657 ,  H01L24/06 ,  H01L2224/0401 ,  H01L2224/05554 ,  H01L2224/05599 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2224/49113 ,  H01L2224/85399 ,  H01L2225/0651 ,  H01L2225/06527 ,  H01L2924/00014 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01014 ,  H01L2924/01033 ,  H01L2924/014 ,  H01L2924/10253 ,  H01L2924/14 ,  H01L2924/15311 ,  H01L2924/181 ,  H01L2924/19041 ,  H01L2224/45099 ,  H01L2924/00

Abstract: A semiconductor module may include a circuit substrate with a first die on the circuit substrate and a second die on the first die. The first die may include at least one first data input/output pad on a first peripheral portion of the first die and at least one first control/address pad on a third peripheral portion, the third peripheral portion being separate from the first peripheral portion of the first die. The second die may include at least one second data input/output pad on a second peripheral portion and at least one second control/address pad on a fourth peripheral portion. The second peripheral portion of the second die is not overlapped with the first peripheral portion of the first die in plan view. The fourth peripheral portion of the second die overlaps at least a portion of the third peripheral portion of the first die.

公开(公告)号：KR100596452B1

公开(公告)日：2006-07-04

申请号：KR1020050023746

申请日：2005-03-22

Applicant: 삼성전자주식회사

Inventor： 박명순 ,  정현수 ,  이인영 ,  정재식 ,  심성민 ,  장동현 ,  송영희 ,  유승관

IPC: H01L21/60

公开(公告)号：KR100574986B1

公开(公告)日：2006-04-28

申请号：KR1020040067094

申请日：2004-08-25

Applicant: 삼성전자주식회사

Inventor： 정세영 ,  이인영 ,  심성민 ,  송영희 ,  장동현 ,  박명순 ,  박선영 ,  김순범 ,  정현수

IPC: H01L21/60

CPC classification number: H01L24/13 ,  H01L24/11 ,  H01L2224/05001 ,  H01L2224/05022 ,  H01L2224/05147 ,  H01L2224/05166 ,  H01L2224/05572 ,  H01L2224/05647 ,  H01L2224/05655 ,  H01L2224/13099 ,  H01L2224/131 ,  H01L2224/13147 ,  H01L2924/0001 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01018 ,  H01L2924/01022 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01078 ,  H01L2924/014 ,  H01L2924/14 ,  H01L2924/3025 ,  H01L2924/00014

Abstract: 플립 칩(flip chip) 접속을 위한 범프(bump)를 형성하는 방법을 제시한다. 본 발명에 따르면, 웨이퍼의 접촉 패드 상에 도금을 위한 시드(seed)층을 형성하고 그 상에 차폐층을 형성한 후, 감광성(photo sensitive)의 마스크층을 형성한다. 마스크층을 노광 및 현상하여 마스크 패턴을 형성하고, 노출된 차폐층 부분을 건식 식각(dry etch)으로 제거한다. 이에 따라, 노출되는 시드층 부분으로 도금 성장하여 범프(bump)를 형성한다.
플립 칩, 범프, 도금, 패드 용해, 이중 코팅

公开(公告)号：KR1020060011370A

公开(公告)日：2006-02-03

申请号：KR1020040060188

申请日：2004-07-30

Applicant: 삼성전자주식회사

Inventor： 정세영 ,  심성민 ,  송영희 ,  이인영 ,  김순범

IPC: H01L21/60

CPC classification number: H01L24/05 ,  H01L23/3192 ,  H01L24/03 ,  H01L24/11 ,  H01L24/12 ,  H01L2224/0401 ,  H01L2224/05008 ,  H01L2224/05018 ,  H01L2224/05556 ,  H01L2224/05558 ,  H01L2224/05571 ,  H01L2224/05572 ,  H01L2224/05624 ,  H01L2224/05647 ,  H01L2224/13099 ,  H01L2224/131 ,  H01L2224/16 ,  H01L2924/0002 ,  H01L2924/01005 ,  H01L2924/01013 ,  H01L2924/01014 ,  H01L2924/01015 ,  H01L2924/01028 ,  H01L2924/01029 ,  H01L2924/0103 ,  H01L2924/01033 ,  H01L2924/01074 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/014 ,  H01L2924/05042 ,  H01L2924/14 ,  H01L2924/00014 ,  H01L2924/00012 ,  H01L2224/05552

Abstract: 본 발명은 집적회로 칩의 입출력 패드 구조에 관한 것으로, 입출력 패드와 무전해 니켈 도금층 사이의 접합 면적을 증가시켜 접합력을 향상시키고 신뢰성을 개선하기 위한 것이다. 본 발명은 칩 단계에서 제한적으로 허용되는 크기를 넘어 패키지 단계에서 요구되는 크기로 집적회로 칩의 입출력 패드를 확장시킨다. 즉, 입출력 패드는 패시베이션층의 표면 위, 또는 폴리머층의 표면 위로 연장되어 무전해 니켈 도금층과 솔더 볼의 크기에 맞게 증가된다. 입출력 패드는 재배선 또는 테스트용 패드를 겸하도록 형성할 수도 있다.
플립 칩 범프, 웨이퍼 레벨 패키지, 입출력 패드, 무전해 니켈 도금층, 접합 면적

公开(公告)号：KR1020050120280A

公开(公告)日：2005-12-22

申请号：KR1020040045567

申请日：2004-06-18

Applicant: 삼성전자주식회사

Inventor： 김순범 ,  김웅광 ,  이강욱 ,  정세영 ,  심성민 ,  송영희

IPC: H01L23/48

CPC classification number: H01L21/563 ,  H01L23/3114 ,  H01L23/3128 ,  H01L23/481 ,  H01L24/29 ,  H01L24/32 ,  H01L24/81 ,  H01L25/0657 ,  H01L25/50 ,  H01L2224/05573 ,  H01L2224/13025 ,  H01L2224/16145 ,  H01L2224/16225 ,  H01L2224/274 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/73203 ,  H01L2224/73204 ,  H01L2224/8121 ,  H01L2224/81815 ,  H01L2224/83191 ,  H01L2224/83194 ,  H01L2225/06513 ,  H01L2225/06541 ,  H01L2225/06582 ,  H01L2924/01006 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01079 ,  H01L2924/12042 ,  H01L2924/14 ,  H01L2924/15311 ,  H01L2924/15331 ,  H01L2924/3511 ,  H01L2924/00

Abstract: 본 발명은 웨이퍼 레벨 칩 스택 패키지 제조 방법에 관한 것으로서, ⒜칩 가장자리 부분에 관통전극이 형성되고 그 관통전극의 일측 부분에 범프가 형성된 반도체 칩 복수 개를 갖는 웨이퍼들을 준비하는 단계, ⒝칩 단위로 고상 접착수단을 부착하는 단계, ⒞상하 반도체 칩들간 서로 대응되는 관통전극을 범프 본딩시키고 상기 고상 접착수단에 의해 상하 반도체 칩들이 부착되도록 하여 복수의 웨이퍼를 적층시키는 단계, ⒟적층된 웨이퍼들을 칩 스택 패키지 단위로 절단하는 단계, 및 ⒠칩 스택 패키지의 반도체 칩들 사이의 공간에 액상 접착수단을 주입하는 단계를 포함하는 것을 특징으로 한다. 이에 따르면, 웨이퍼 레벨이나 칩 레벨 등에서의 칩 적층 과정에서 물리적인 또는 기계적인 안전성이 확보될 수 있으며 신뢰성이 확보될 수 있다. 또한, 칩 적층 후 범프 연결에 대한 검사도 가능하게 된다.

公开(公告)号：KR1020050090882A

公开(公告)日：2005-09-14

申请号：KR1020040016179

申请日：2004-03-10

Applicant: 삼성전자주식회사

Inventor： 이종주 ,  송영희

IPC: H01L23/36

CPC classification number: H01L23/3157 ,  H01L23/13 ,  H01L23/552 ,  H01L24/16 ,  H01L24/29 ,  H01L24/32 ,  H01L24/48 ,  H01L24/73 ,  H01L25/105 ,  H01L2224/05026 ,  H01L2224/05573 ,  H01L2224/16225 ,  H01L2224/291 ,  H01L2224/2919 ,  H01L2224/32225 ,  H01L2224/32245 ,  H01L2224/48091 ,  H01L2224/4824 ,  H01L2224/73204 ,  H01L2224/73215 ,  H01L2224/73253 ,  H01L2224/73265 ,  H01L2225/1023 ,  H01L2225/1058 ,  H01L2225/1088 ,  H01L2225/1094 ,  H01L2924/00014 ,  H01L2924/01079 ,  H01L2924/07802 ,  H01L2924/15151 ,  H01L2924/15331 ,  H01L2924/3025 ,  H01L2924/00 ,  H01L2224/05599 ,  H01L2224/45099 ,  H01L2224/45015 ,  H01L2924/207 ,  H01L2924/00012

Abstract: 본 발명은 적층 패키지로 구현할 수 있는 방열판을 갖는 반도체 패키지와, 그 반도체 패키지를 이용한 적층 패키지에 관한 것으로, 2층 이상의 금속 배선층이 형성된 배선기판 위에 반도체 칩이 페이스다운 형태로 실장되고, 반도체 칩 외측의 배선기판 가장자리 영역을 따라서 외부접속단자들을 형성하여 반도체 패키지 상태 또는 반도체 패키지 적층 상태에서 반도체 칩 배면에 위치하는 방열판과 배선기판 상부면의 접지 패드를 서로 연결시켜 패키지 스케일의 접지된 방열판을 갖는 반도체 패키지 및 그를 이용한 적층 패키지를 제공한다. 따라서 반도체 칩은 반도체 칩이 실장되는 배선기판과, 반도체 칩의 배면에 위치하는 방열판과, 반도체 칩을 사이에 두고 방열판과 배선기판을 연결하는 접지 단자를 포함하여 반도체 칩을 둘러싸는 외부접속단자가 일종의 메탈 실딩 박스(metal shielding box)를 형성하기 때문에, 일차적으로 반도체 패키지 내부의 반도체 칩을 외부환경으로부터 물리적/기계적으로 안정적으로 보호할 수 있고, 2차적으로 반도체 칩의 외측이 공기 중에 노출되고 반도체 칩의 배면에 부착된 방열판을 통하여 반도체 칩에서 발생되는 열을 효과적으로 방출시킬 수 있다. 아울러 접지된 방열판이 반도체 칩을 둘러싸는 형태를 갖기 때문에, EMI를 포함한 고주파 전기잡음 특성을 개선할 수 있는 장점을 갖고 있다.

公开(公告)号：KR1020030055832A

公开(公告)日：2003-07-04

申请号：KR1020010085924

申请日：2001-12-27

Applicant: 삼성전자주식회사

Inventor： 송영희 ,  손해정 ,  최일흥 ,  홍성호

IPC: H01L23/48

CPC classification number: H01L23/49575 ,  H01L23/4951 ,  H01L24/45 ,  H01L24/48 ,  H01L2224/32245 ,  H01L2224/451 ,  H01L2224/48091 ,  H01L2224/48247 ,  H01L2224/4826 ,  H01L2224/48465 ,  H01L2224/73215 ,  H01L2924/00014 ,  H01L2924/01055 ,  H01L2924/14 ,  H01L2924/181 ,  H01L2924/18165 ,  H01L2924/00 ,  H01L2924/00015 ,  H01L2224/05599

Abstract: PURPOSE: A stack semiconductor chip package having multiple I/O pins and lead frame used for the same are provided to increase the capacity of a memory device by using a lead frame without an additional PCB or an additional tape. CONSTITUTION: A stack chip semiconductor package includes the first semiconductor chip(30), the second semiconductor chip(40), and a lead frame. The lead frame includes the first and the second lead groups(50,60) corresponding to the first and the second semiconductor chips and a plurality of external connection terminals. The first and the second semiconductor chips include common electrode pads(32a,42a) and independent electrode pads(32b,42b), respectively. The first and the second lead groups include common leads(52a,62a) and independent leads(52b,62b), respectively. The common leads and the common electrode pads are used for transferring address signals and control signals. The independent leads and the independent electrode pads are used for transferring input/output data to the first and the second semiconductor chips. The common leads are connected to the same external connection terminal since the common lead of the first lead group is commonly connected to the common lead of the second lead group. The independent leads of the first and the second lead groups are connected to the different external connection terminals, respectively. The first and the second semiconductor chips are arrayed symmetrically to each other.

Abstract translation: 目的：提供具有多个I / O引脚和用于其的引线框的堆叠半导体芯片封装，以通过使用没有附加PCB或附加带的引线框来增加存储器件的容量。 构成：堆叠芯片半导体封装包括第一半导体芯片（30），第二半导体芯片（40）和引线框架。 引线框架包括对应于第一和第二半导体芯片的第一和第二引线组（50,60）和多个外部连接端子。 第一和第二半导体芯片分别包括公共电极焊盘（32a，42a）和独立的电极焊盘（32b，42b）。 第一和第二引线组分别包括公共引线（52a，62a）和独立引线（52b，62b）。 公共引线和公共电极焊盘用于传送地址信号和控制信号。 独立引线和独立电极焊盘用于将输入/输出数据传送到第一和第二半导体芯片。 公共引线连接到相同的外部连接端子，因为第一引线组的公共引线共同连接到第二引线组的公共引线。 第一和第二引线组的独立引线分别连接到不同的外部连接端子。 第一和第二半导体芯片彼此对称排列。

公开(公告)号：KR1020010025874A

公开(公告)日：2001-04-06

申请号：KR1019990036924

申请日：1999-09-01

Applicant: 삼성전자주식회사

Inventor： 최기원 ,  강선원 ,  송영희 ,  안미현

IPC: H01L23/13

CPC classification number: H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2224/73265 ,  H01L2224/92247 ,  H01L2924/15311 ,  H01L2924/00014 ,  H01L2924/00

Abstract: PURPOSE: A semiconductor package with multi-chip is provided to execute a wire bonding without breakage of an upper chip regardless of the chip size. CONSTITUTION: An adhesive(240) is applied between bonding pads to attach a lower chip(220) on a PCB(Printed Circuit Board)(210). The lower chip(220) is attached between the bonding pads. The bonding pad is wire bound with the bonding pad on the lower chip(220) by a wire bounder(262). An epoxy filler(250) is formed in the space between the lower chip(220) and an upper chip(230) on the PCB(210). After spreading the epoxy filler(250) and the adhesive(240) on the lower chip(220), the upper chip(230) is die attached. Wire bounder connects the bonding pad of the upper chip(230) and the bonding pad of the PCB(210) using a wire(264). Encapsulation is executed to cover the upper chip(230) using an epoxy molding compound. Solder ball(280) is stuck on the solder ball pad(217) at the backside of the PCB(210).

Abstract translation: 目的：提供具有多芯片的半导体封装以执行引线键合而不破坏上部芯片，而与芯片尺寸无关。 构成：将粘合剂（240）施加在接合焊盘之间以将下部芯片（220）附接到PCB（印刷电路板）（210）上。 下芯片（220）安装在焊盘之间。 接合焊盘通过引线限制器（262）与下芯片（220）上的接合焊盘线接合。 在PCB（210）上的下芯片（220）和上芯片（230）之间的空间中形成环氧填料（250）。 在将环氧填料（250）和粘合剂（240）铺展在下芯片（220）上之后，上芯片（230）被模具附着。 接线端子使用导线（264）连接上芯片（230）的接合焊盘和PCB（210）的接合焊盘。 执行封装以使用环氧模塑料覆盖上芯片（230）。 将焊球（280）粘贴在PCB（210）的背面的焊球垫（217）上。