-
101.发明公开글라스 기반 프로브 카드용 스페이스 트랜스포머의 제조방법 및 이에 의해 제조된 글라스 기반 프로브 카드용 스페이스 트랜스포머 有权用于玻璃基础探针卡的空间变压器的制造方法和玻璃基探针卡的空间变换器
公开(公告)号：KR1020140086375A
公开(公告)日：2014-07-08
申请号：KR1020120156763
申请日：2012-12-28
Applicant: (재)한국나노기술원
Abstract: The present invention relates to space transformer for a probe card. A method of manufacturing the space transformer for a probe card comprises the following steps. In a first step, a glass substrate is prepared. In a second step, a mask pattern layer for forming a via-hole is formed on the glass substrate. In a third step, the via-hole is formed on the glass substrate according to a set pattern of the mask pattern layer. In a fourth step, the via-hole is filled with a conductive material. In a fifth step, a metal interconnection electrode, which is electrically connected with the via-hole, is formed on the glass substrate. And, an insulation film for insulating the metal interconnection electrodes from one another is formed on the glass substrate in a sixth step. By the method of manufacturing the space transformer for a glass-based probe card according to the present invention, single layer glass substrate space transformers, which are formed by repeating the first through sixth steps, are stacked to form the space transformer for a glass-based probe card. According to the present invention, a conventional multilayer ceramic simultaneous sintering process is not adopted, and deformation of the space transformer due to contractions and expansions is thus prevented. Furthermore, a manufacturing yield and productivity are improved and a manufacturing cost is reduced.
Abstract translation: 本发明涉及探针卡的空间变压器。 一种制造用于探针卡的空间变压器的方法包括以下步骤。 在第一步骤中，制备玻璃基板。 在第二步骤中，在玻璃基板上形成用于形成通孔的掩模图案层。 在第三步骤中，根据掩模图案层的设定图案在玻璃基板上形成通孔。 在第四步骤中，通孔填充有导电材料。 在第五步骤中，在玻璃基板上形成与通孔电连接的金属互连电极。 并且，在第六步骤中，在玻璃基板上形成用于使金属互连电极彼此绝缘的绝缘膜。 通过制造根据本发明的玻璃基探针卡的空间变压器的方法，通过重复第一至第六步骤形成的单层玻璃基板空间变压器被堆叠，以形成用于玻璃基探针卡的空间变压器， 基于探针卡。 根据本发明，不采用常规的多层陶瓷同时烧结工艺，因此防止了由于收缩和膨胀引起的空间变压器的变形。 此外，提高了制造成品率和生产率，降低了制造成本。
-
102.发明公开스텝형 3차원 블락킹 패턴을 이용한 반도체 발광 다이오드 소자의 제조 방법 및 이에 의해 제조된 반도체 발광 다이오드 소자 有权使用步骤类型3-D阻挡图案和发光二极管的发光二极管的制造方法
公开(公告)号：KR1020140083537A
公开(公告)日：2014-07-04
申请号：KR1020120153425
申请日：2012-12-26
Applicant: (재)한국나노기술원
CPC classification number: H01L33/0079 , H01L21/0274 , H01L33/22 , H01L33/32
Abstract: A technological subject matter of the present invention is to provide a method of fabricating a semiconductor light emitting diode device using a step type 3-D blocking pattern and a light emitting diode device fabricated by the same. The method of fabricating the semiconductor light emitting diode device in terms of the semiconductor light emitting diode device includes a first step of forming a first resist layer on a top of a substrate; a second step of forming a first blocking mask by patterning the first resist layer; a third step of depositing a first blocking pattern layer on the first blocking mask; a fourth step of forming a 3-D first blocking pattern in a ″T″ shape on a top of the substrate by removing the first blocking mask; a fifth step of forming a second resist layer after the first blocking layer is patterned; a sixth step of forming a second blocking mask by patterning the second resist layer; a seventh step of depositing a second blocking pattern layer on top of the second blocking mask; a eighth step of forming a 3-D second blocking pattern in a ″T″ shape having an upper region entirely covering a region between the first blocking patterns, and formed in a step type on a region between the first blocking patterns on the substrate by removing the second blocking mask; and a nineth step of depositing a semiconductor layer after the second blocking pattern is formed. Thus, the present invention has an advantage of improving efficiency of the light emitting diode device by reducing defects occurring when forming the semiconductor layer through by the 3-D blocking pattern on the top of the substrate.
Abstract translation: 本发明的技术主题是提供一种制造使用阶梯型3-D阻挡图案的半导体发光二极管器件的方法和由其制造的发光二极管器件。 关于半导体发光二极管器件制造半导体发光二极管器件的方法包括：在衬底的顶部上形成第一抗蚀剂层的第一步骤; 通过图案化第一抗蚀剂层形成第一阻挡掩模的第二步骤; 第三步骤，在所述第一阻挡掩模上沉积第一阻挡图案层; 通过去除第一阻挡掩模在衬底的顶部上形成“T”形的3-D第一阻挡图案的第四步骤; 在第一阻挡层被图案化之后形成第二抗蚀剂层的第五步骤; 通过图案化第二抗蚀剂层形成第二阻挡掩模的第六步骤; 在所述第二阻挡掩模的顶部上沉积第二阻挡图案层的第七步骤; 形成“T”形的三维第二阻挡图案的第八步骤，其具有完全覆盖第一阻挡图案之间的区域的上部区域，并且在基板上的第一阻挡图案之间的区域上以阶梯型形成， 去除第二阻挡掩模; 以及在形成第二阻挡图案之后沉积半导体层的第九步骤。 因此，本发明具有通过减少在通过基板顶部的3-D阻挡图案形成半导体层时发生的缺陷来提高发光二极管器件的效率的优点。
-
公开(公告)号：KR1020140023629A
公开(公告)日：2014-02-27
申请号：KR1020120089727
申请日：2012-08-16
Applicant: (재)한국나노기술원
IPC: H01L21/027 , G03F7/26 , H01J9/20 , C08J5/18
CPC classification number: H01L21/0274 , B82B1/001 , B82B3/0019 , C08J5/18 , G03F7/265 , H01J9/205
Abstract: The present invention relates to a fabrication method of a nanopatterned film using photolithography and plating. According to the present invention, a fabrication method, in a method for fabricating a sheet or a film having nanopatterns, includes a first step of spraying photoresist on a substrate, a second step of forming a photoresist pattern where a residual layer of predetermined thickness remains by performing an exposure and development process on the photoresist, a third step of performing a seed layer deposition and a plating process on the photoresist pattern, and a forth step of fabricating the sheet or the film having nanopatterns by removing the photoresist pattern using a solvent. Therefore, the sheet or the film having nanopatterns can be obtained by using a simple process.
Abstract translation: 本发明涉及使用光刻和电镀的纳米图案化薄膜的制造方法。 根据本发明，在制造具有纳米图案的片材或膜的方法中的制造方法包括在基片上喷涂光致抗蚀剂的第一步骤，形成光刻胶图案的第二步骤，其中剩余的预定厚度的层保留 通过对光致抗蚀剂进行曝光和显影处理，在光致抗蚀剂图案上进行种子层沉积和电镀处理的第三步骤，以及使用溶剂除去光刻胶图案来制造具有纳米图案的片材或膜的第四步骤 。 因此，可以通过使用简单的方法获得具有纳米图案的片材或膜。
-
公开(公告)号：KR101327310B1
公开(公告)日：2013-11-11
申请号：KR1020110066691
申请日：2011-07-06
Applicant: (재)한국나노기술원
IPC: H01L21/027 , G03F7/20
Abstract: 본 발명은 다단 스탬프(Multi-Level Stamp)를 이용한 임프린트 리소그래피(Imprint Lithography) 공정으로 박막이 형성된 기판에 미세 패턴을 형성하는 임프린트 리소그래피(Imprint Lithography) 및 다층 박막을 이용한 패터닝 방법에 관한 것으로, 몰드용 기판 상부에 전자 빔 리소그래피(E-Beam Lithography) 또는 포토 리소그래피(Photo Lithography) 공정으로 패턴을 형성한 후, 식각을 통해 임프린트 리소그래피(Imprint Lithography)를 위한 마이크로 또는 나노 패턴이 형성된 마스터 몰드를 제작하여 다단 스탬프(Multi-Level Stamp)를 취득하는 단계, 기판의 상부에 고분자 물질, 절연체 물질 또는 금속 물질 중 하나 이상으로 이루어진 희생층 막(Sacrificial Layer)을 증착 또는 코팅하는 단계, 희생층 막(Sacrificial Layer)의 상부에 임프린트용 레진(Imprint Resin)을 코팅하며, 임프린트용 레진(Imprint R esin) 상부에 다단 스탬프(Multi-Level Stamp)를 이용하여, 복수의 상이한 패턴깊이 또는 복수의 상이한 패턴형태를 형성하며 이루어진 다단 패턴(Multi-Level Pattern)을 형성하는 단계, 건식 식각(Dry Etching) 공정으로 다단 패턴(Multi-Level Pattern) 중 패턴 깊이가 상대적으로 얕은 영역은 희생층 막이 노출되도록 식각하고, 패턴 깊이가 상대적으로 깊은 영역은 기판이 노출되도록 식각하는 단계, 건식 식각 공정 후 다단 패턴(Multi-Level Pattern)된 기판, 희생층 막 및 임프린트용 레진 표면에 금속층(Metal Layer)을 증착하는 단계, 건식 식각 후 잔류하는 상기 임프린트용 레진을 리프트 오프(Lift-Off) 공정으로 제거하는 단계, 금속층을 에칭 마스크(Etching Mask)로 이용하여 희생층 막을 식각하는 단계, 희생층 막을 제거하는 단계를 포함한다.
-
公开(公告)号：KR1020130079828A
公开(公告)日：2013-07-11
申请号：KR1020120000560
申请日：2012-01-03
Applicant: (재)한국나노기술원
IPC: H01L31/06 , H01L31/0236 , H01L31/042 , H01L33/22
Abstract: PURPOSE: An optoelectronic device including a nano-grayscale pattern and a manufacturing method thereof are provided to improve electrical conductivity and photoelectric conversion efficiency by forming an active layer with an uneven or curved shape to increase a surface area. CONSTITUTION: A semiconductor layer (102) is formed on a conductive substrate (101). An n-type semiconductor layer (103) with an uneven or curved structure is formed on the semiconductor layer. An active layer (104) with the uneven or curved structure is formed on the n-type semiconductor layer. The active layer has one or more structures among a spherical structure, a tubal structure, a circular pillar structure, a polygonal pillar structure, a pyramidal structure, a one-dimensional structure, a two-dimensional structure, and a three-dimensional structure. A p-type semiconductor layer (105) is formed on the active layer.
Abstract translation: 目的：提供一种包括纳米灰度图案及其制造方法的光电子器件，通过形成具有不平坦或弯曲形状的活性层以增加表面积来提高导电性和光电转换效率。 构成：在导电基板（101）上形成半导体层（102）。 在半导体层上形成具有不均匀或弯曲结构的n型半导体层（103）。 在n型半导体层上形成具有凹凸或弯曲结构的有源层（104）。 活性层在球形结构，输卵管结构，圆柱结构，多边形柱状结构，锥体结构，一维结构，二维结构和三维结构中具有一种或多种结构。 在有源层上形成p型半导体层（105）。
-
Patent Agency Ranking
公开(公告)号：KR1020130068668A
公开(公告)日：2013-06-26
申请号：KR1020110135977
申请日：2011-12-16
Applicant: (재)한국나노기술원
CPC classification number: G03F7/0002 , B82Y40/00
Abstract: PURPOSE: A method for manufacturing a 3-dimensional nanostructure using the imprint lithography and the 3-dimensional nanostructure manufactured thereby are provided to form a 3-dimensional polymer nanostructure or a metallic oxide nanostructure by processing an imprint process as a multi-stage using two or more kinds of stamp. CONSTITUTION: A method for manufacturing a 3-dimensional nanostructure comprises: a step of forming a photosensitive metal-organic precursor layer or an imprint resin layer on an upper part of a thin film or a substrate; a step of pressurizing the photosensitive metal-organic precursor layer or the imprint resin layer by a first imprint stamp and forming a first resin pattern layer or a first metallic oxide thin film pattern layer; a step of pressurizing the first resin pattern layer or the first metallic oxide thin film pattern layer by a second imprint stamp and forming a second resin pattern layer or a second metallic oxide thin film pattern layer; and a step of forming a resin pattern layer or a metallic oxide thin film pattern layer with the different kinds of line width and pattern shape.
Abstract translation: 目的：提供使用压印光刻及其制造的三维纳米结构的三维纳米结构的制造方法，以通过使用二次加工作为多阶段的压印处理来形成三维聚合物纳米结构或金属氧化物纳米结构 或更多种类的邮票。 构成：制造三维纳米结构的方法包括：在薄膜或基底的上部形成感光金属 - 有机前体层或压印树脂层的步骤; 通过第一印记印模对感光金属 - 有机前体层或压印树脂层加压并形成第一树脂图案层或第一金属氧化物薄膜图案层的步骤; 通过第二印记印模对第一树脂图案层或第一金属氧化物薄膜图案层进行加压并形成第二树脂图案层或第二金属氧化物薄膜图案层的步骤; 以及形成具有不同种类的线宽和图案形状的树脂图案层或金属氧化物薄膜图案层的步骤。
-
公开(公告)号：KR101270499B1
公开(公告)日：2013-06-03
申请号：KR1020100115397
申请日：2010-11-19
Applicant: (재)한국나노기술원
Abstract: 하나의 패턴 안에서 선폭이 변화하는 모양으로 패턴을 형성하는 보다 간단한 방법을 제공한다. 본 발명에 따른 패턴 형성 방법에서는, 금속 원소에 빛과 열 중 적어도 어느 하나에 의하여 분해 가능한 유기물 리간드가 결합하여 이루어진 금속-유기물 전구체 조성물을 피식각층에 코팅한다. 요철 구조가 패턴된 몰드를 준비한 다음, 상기 몰드로 상기 금속-유기물 전구체 조성물을 가압한다. 상기 가압된 금속-유기물 전구체 조성물에 가열 또는 자외선 조사 또는 가열과 동시에 자외선 조사하여 경화된 제1 금속 산화 박막 패턴을 형성한다. 상기 몰드를 상기 제1 금속 산화 박막 패턴으로부터 제거한 후, 상기 제1 금속 산화 박막 패턴을 식각 마스크로 이용하여 상기 피식각층 일부를 식각한다. 상기 제1 금속 산화 박막 패턴을 가열하거나 마이크로웨이브(Microwave), X-선, 감마선 또는 자외선을 조사하거나 플라즈마 처리하여 상기 제1 금속 산화 박막 패턴 크기를 변경시켜 제2 금속 산화 박막 패턴을 형성한다. 상기 제2 금속 산화 박막 패턴을 식각 마스크로 이용하여 상기 피식각층을 식각한다.
-
公开(公告)号：KR101193809B1
公开(公告)日：2012-10-23
申请号：KR1020110092872
申请日：2011-09-15
Applicant: (재)한국나노기술원
Abstract: PURPOSE: A chemical semiconductor solar cell and a manufacturing method thereof are provided to prevent a galvanic effect by wet-etching a cap layer using a photoresist film as a mask. CONSTITUTION: A window layer(230) is formed on a photoelectric conversion cell and is composed of a compound semiconductor. A cap layer(240) is wet-etched on the window layer using a photoresist film as a mask. A grid metal pattern(250) is formed on the upper side of the cap layer. An antireflection layer(260) is formed in an area exposing the surface of the window layer.
Abstract translation: 目的：提供一种化学半导体太阳能电池及其制造方法，以通过使用光致抗蚀剂膜作为掩模将盖层湿法蚀刻来防止电偶效应。 构成：窗口层（230）形成在光电转换单元上，由化合物半导体构成。 使用光致抗蚀剂膜作为掩模，在窗口层上湿蚀刻覆盖层（240）。 栅格金属图案（250）形成在盖层的上侧。 在暴露窗口层的表面的区域中形成防反射层（260）。
-
公开(公告)号：KR1020120087491A
公开(公告)日：2012-08-07
申请号：KR1020110008715
申请日：2011-01-28
Applicant: (재)한국나노기술원
IPC: H01L51/42
CPC classification number: Y02E10/549 , Y02P70/521 , H01L51/42
Abstract: PURPOSE: An organic solar cell and a fabricating method thereof are provided to improve energy conversion efficiency by increasing an interfacial area of an electro donor layer and an electron accepting layer. CONSTITUTION: An electron accepting layer(130) is formed on a anode(120). A regular pattern is formed on an upper side of the electron accepting layer. The pattern consists of two cross sections. An electro donor layer(140) is formed on the electron accepting layer. A cathode(150) is formed on the electro donor layer.
Abstract translation: 目的：提供有机太阳能电池及其制造方法，以通过增加电供体层和电子接受层的界面面积来提高能量转换效率。 构成：在阳极（120）上形成电子接受层（130）。 在电子接受层的上侧形成规则图案。 图案由两个横截面组成。 电子给体层（140）形成在电子接受层上。 在电供体层上形成阴极（150）。
-
公开(公告)号：KR101161264B1
公开(公告)日：2012-07-02
申请号：KR1020100124812
申请日：2010-12-08
Applicant: (재)한국나노기술원
Abstract: 본 발명에 따른 반도체 소자 제조 방법에서는 기판의 한쪽 면에 제1 소자층을 형성한 다음, 상기 기판을 뒤집어 상기 기판의 다른쪽 면에 제2 소자층을 형성한다. 상기 제1 소자층에 제1 캐리어 기판을 접합하고 상기 제2 소자층에 제2 캐리어 기판을 접합한 후 상기 기판과 상기 제1 소자층 사이 및 상기 기판과 제2 소자층 사이를 분리하거나, 상기 기판과 상기 제1 소자층 사이 및 상기 기판과 제2 소자층 사이를 분리한 후 상기 제1 소자층에 제1 캐리어 기판을 접합하고 상기 제2 소자층에 제2 캐리어 기판을 접합한다. 본 발명에 따르면, 기판의 양쪽 면을 이용하고 기판을 재사용함에 따라 기판의 소모, 재료의 소모를 최소화한다. 그리고, 기판을 중심으로 동일한 방향의 힘(compressive or tensile)이 가해짐으로써 기판과 박막의 열팽창 계수의 차이로 인한 휨 현상이 억제된다.
-
-
-
-
-
-
-
-
-
Search Results
114
records
(took 0.03 seconds)
