公开(公告)号：DE102014107018A1

公开(公告)日：2015-11-19

申请号：DE102014107018

申请日：2014-05-19

Applicant: INFINEON TECHNOLOGIES AG

Inventor： BEER GOTTFRIED ,  FÖRG RAIMUND ,  HÖGERL JÜRGEN

IPC: H01L23/50 ,  H01L21/283 ,  H01L21/58 ,  H01L23/522

Abstract: Eine Halbleitervorrichtung umfasst einen Halbleiterchip und mehrere elektrische Kontaktplättchen, die auf einer Hauptfläche des Halbleiterchips angeordnet sind, wobei die elektrischen Kontaktplättchen jeweils einen Schichtstapel umfassen, wobei jeder Schichtstapel dieselbe Schichtreihenfolge umfasst und wobei die elektrischen Kontaktplättchen sowohl lötbar als auch bondbar sind.

公开(公告)号：DE102014117127A1

公开(公告)日：2015-05-28

申请号：DE102014117127

申请日：2014-11-24

Applicant: INFINEON TECHNOLOGIES AG

Inventor： WACHTER ULRICH ,  WAGNER EVA ,  BEER GOTTFRIED

IPC: H01L21/50 ,  B23K26/352 ,  B23K26/40 ,  H01L21/268 ,  H01L21/78 ,  H01L23/28 ,  H01L23/544

Abstract: Ein Verfahren zur Herstellung eines Halbleiterbauelement-Packages umfasst die wenigstens teilweise Verkapselung einer Mehrzahl von Halbleiterchips mit Verkapselungsmaterial, um einen Verkapselungskörper auszubilden. Der Verkapselungskörper weist eine erste Hauptoberfläche und eine zweite Hauptoberfläche auf. Wenigstens eine von einer Metallschicht und einer organischen Schicht wird/werden über der ersten Hauptoberfläche des Verkapselungskörpers geformt. Wenigstens eine Spur von der wenigstens einen von der Metallschicht und der organischen Schicht wird mittels Laserablation entfernt. Der Verkapselungskörper wird dann entlang der wenigstens einen Spur in eine Mehrzahl von Halbleiterbauelement-Packages geteilt.

公开(公告)号：DE102013217802A1

公开(公告)日：2015-03-05

申请号：DE102013217802

申请日：2013-09-05

Applicant: INFINEON TECHNOLOGIES AG

Inventor： HOHLFELD OLAF ,  KANSCHAT PETER ,  HÖGERL JÜRGEN ,  BEER GOTTFRIED ,  ESCHER-PÖPPEL IRMGARD

IPC: H01L23/48 ,  H01L21/56 ,  H01L21/60 ,  H01L23/10 ,  H01L23/28 ,  H01L25/07

Abstract: Ein Aspekt der Erfindung der betrifft eine Halbleiteranordnung. Diese umfasst eine obere Kontaktplatte (41), eine untere Kontaktplatte (42), sowie eine Anzahl von Chipbaugruppen (2). Eine jede der Chipbaugruppen (2) weist einen einen Halbleiterchip (1) mit einem Halbleiterkörper (10) auf, der eine Oberseite und eine der Oberseite entgegengesetzte Unterseite besitzt, wobei ie Oberseite in einer vertikalen Richtung (v) von der Unterseite beabstandet ist. Auf der Oberseite sind jeweils eine individuelle obere Hauptelektrode (11) und eine individuelle Steuerelektrode (13); angeordnet. Die Chipbaugruppen (2) weisen entweder jeweils eine separate untere Hauptelektrode (12) auf, die auf der Unterseite des Halbleiterchips (100) der betreffenden Chipbaugruppe (2) angeordnet ist, oder eine gemeinsame untere Hauptelektrode (92), die bei einer jeden der Chipbaugruppen (2) auf der Unterseite des Halbleiterkörpers (100) dieser Chipbaugruppe (2) angeordnet ist. Bei einer jeden der Chipbaugruppen (2) kann mittels deren Steuerelektrode (13) ein elektrischer Strom zwischen der individuellen oberen Hauptelektrode (11) und der individuellen oder der gemeinsamen unteren Hauptelektrode (12, 92) gesteuert werden. Die Chipbaugruppen (2) sind durch eine dielektrische Einbettmasse (4) zu einem festen Verbund (6) stoffschlüssig miteinander verbunden sind. Eine Steuerelektrodenverschaltungsstruktur (70), die in den festen Verbund (6) eingebettet ist, verbindet die die Steuerelektroden (13) der Chipbaugruppen (2) elektrisch leitend miteinander.

公开(公告)号：DE102013111581A1

公开(公告)日：2014-05-08

申请号：DE102013111581

申请日：2013-10-21

Applicant: INFINEON TECHNOLOGIES AG

Inventor： BEER GOTTFRIED ,  GEITNER OTTMAR ,  HARTNER WALTER ,  POUR MOUSAVI MEHRAN ,  PRESSEL KLAUS ,  WOJNOWSKI MACIEJ

IPC: H01L23/50 ,  H01L21/50 ,  H01L21/58 ,  H01L21/60 ,  H01L23/52 ,  H01L25/16 ,  H01L49/00 ,  H01Q23/00 ,  H05K1/18

Abstract: Bei einer Ausführungsform der vorliegenden Erfindung enthält ein Halbleiterpackage (1) ein Substrat mit einer ersten Hauptoberfläche und einer gegenüberliegenden zweiten Hauptoberfläche. Ein Chip (10) ist in dem Substrat angeordnet. Der Chip (10) enthält mehrere Kontaktpads (35) an der ersten Hauptoberfläche. Eine erste Antennenstruktur (50) ist an der ersten Hauptoberfläche angeordnet. Ein Reflektor (45) ist an der zweiten Hauptoberfläche angeordnet.

公开(公告)号：DE102013109825A1

公开(公告)日：2014-03-13

申请号：DE102013109825

申请日：2013-09-09

Applicant: INFINEON TECHNOLOGIES AG

Inventor： BEER GOTTFRIED ,  BRUNNER CHRISTIANE ,  ELROD URS ,  KILGER THOMAS

IPC: H01F27/28 ,  H01F19/00 ,  H01F27/40 ,  H01F41/04 ,  H01L25/16 ,  H01L27/04

Abstract: Gemäß einer Ausführungsform enthält ein Transformator (200) eine in einer ersten leitenden Schicht auf einer ersten Seite einer ersten Dielektrikumsschicht angeordnete erste Spule und eine in einer zweiten leitenden Schicht auf einer zweiten Seite der ersten Dielektrikumsschicht angeordnete zweite Spule. Jede Spule weist ein innerhalb ihrer jeweiligen Spule angeordnetes erstes Ende und ein an einem Außenumfang ihrer jeweiligen Spule angeordnetes zweites Ende auf. Eine in der zweiten leitenden Schicht angeordnete erste Überkreuzung ist direkt mit dem ersten Ende der ersten Spule verbunden und erstreckt sich an dem Außenumfang der ersten Spule vorbei. Außerdem ist eine in der ersten leitenden Schicht angeordnete zweite Überkreuzung direkt mit dem ersten Ende der zweiten Spule verbunden und erstreckt sich an dem Außenumfang der zweiten Spule vorbei.

公开(公告)号：DE102008025223B4

公开(公告)日：2012-12-06

申请号：DE102008025223

申请日：2008-05-27

Applicant: INFINEON TECHNOLOGIES AG

Inventor： PRESSEL KLAUS ,  BEER GOTTFRIED

IPC: H01L23/50 ,  H01L21/52 ,  H01L21/60 ,  H01L23/02 ,  H01L23/28

Abstract: Elektronikbaugruppe, umfassend: mindestens einen Halbleiterchip, eine den Halbleiterchip einbettende Bausteinstruktur, wobei die Bausteinstruktur mindestens eine Leitung umfasst, die in einen Bereich der Bausteinstruktur außerhalb des Umrisses des Chips verläuft, und ein die Bausteinstruktur einbettendes Substrat, welches eine Verdrahtung, die elektrisch mit der mindestens einen Leitung verbunden ist, und Durchkontakte, die konfiguriert sind, die Verdrahtung mit der mindestens einen Leitung elektrisch zu verbinden, umfasst.

公开(公告)号：DE102010000059A1

公开(公告)日：2011-03-17

申请号：DE102010000059

申请日：2010-01-12

Applicant: INFINEON TECHNOLOGIES AG

Inventor： BEER GOTTFRIED ,  ESCHER-POEPPEL IRMGARD

IPC: H01L21/56

公开(公告)号：DE102009043520A1

公开(公告)日：2010-05-12

申请号：DE102009043520

申请日：2009-09-29

Applicant: INFINEON TECHNOLOGIES AG

Inventor： BEER GOTTFRIED ,  MENGEL MANFRED

IPC: H01L21/60 ,  H01L23/50

Abstract: A method of fabricating a semiconductor device includes depositing a mask of low melting point material on a surface of the semiconductor device; depositing a layer to be structured relative to the mask; and removing the mask of low melting point material.

公开(公告)号：DE102009034577A1

公开(公告)日：2010-03-25

申请号：DE102009034577

申请日：2009-07-24

Applicant: INFINEON TECHNOLOGIES AG

Inventor： PRESSEL KLAUS ,  BEER GOTTFRIED

IPC: H01L23/06 ,  B81B7/02 ,  B81C1/00 ,  G01P15/08 ,  G01R33/02 ,  G06F9/00 ,  G09F9/313 ,  G09F9/33 ,  G09F9/35 ,  H01L21/56 ,  H01L23/29 ,  H04R25/00

Abstract: A semiconductor device and manufacturing method. One embodiment provides a semiconductor chip. An encapsulating material covers the semiconductor chip. A metal layer is over the semiconductor chip and the encapsulating material. At least one of a voltage generating unit and a display unit are rigidly attached to at least one of the encapsulating material and the metal layer.

公开(公告)号：DE102009018397A1

公开(公告)日：2009-12-03

申请号：DE102009018397

申请日：2009-04-22

Applicant: INFINEON TECHNOLOGIES AG

Inventor： BEER GOTTFRIED

IPC: H01L21/60

Abstract: A method of manufacturing a semiconductor structure. One embodiment produces a substrate having at least two semiconductor chips embedded in a molded body. A layer is applied over at least one main surface of the substrate by using a jet printing process.