公开(公告)号：DE10324754A1

公开(公告)日：2005-01-05

申请号：DE10324754

申请日：2003-05-30

Applicant: INFINEON TECHNOLOGIES AG

Inventor： ZUNDEL MARKUS ,  HIRLER FRANZ

IPC: H01L29/423 ,  H01L29/78

Abstract: The component has a trench structure transistor arrangement or trench transistor arrangement in a semiconducting material region or chip with an open structure transistor cell field. The gate electrode regions or gate regions of the trench structure transistor devices are essentially formed inside the trench structure and electrically isolated from the wall regions of the respective trench structure by an insulating oxide layer.

公开(公告)号：DE10246960B4

公开(公告)日：2004-08-19

申请号：DE10246960

申请日：2002-10-09

Applicant: INFINEON TECHNOLOGIES AG

Inventor： PFIRSCH FRANK ,  ZUNDEL MARKUS

IPC: H01L27/02 ,  H01L29/423 ,  H01L29/78 ,  H01L27/06

Abstract: An FE power transistor comprises two semiconductor regions (10,12) with MOS channels, source/drain connections, gate control contacts (10',12') and a control connection (16). An overvoltage protection unit (13) between the second gate and drain connects to the second semiconductor region if a gate/drain threshold voltage is exceeded.

公开(公告)号：DE10223699A1

公开(公告)日：2003-12-18

申请号：DE10223699

申请日：2002-05-28

Applicant: INFINEON TECHNOLOGIES AG

Inventor： ZUNDEL MARKUS ,  HIRLER FRANZ

IPC: H01L29/06 ,  H01L29/10 ,  H01L29/423 ,  H01L29/78

Abstract: The MOS-transistor array has a mesa (M) and trench (T,30) layout. The trenches are crossed by body contact strips (Bk) with transistor channel areas (K) in regions of lowered height (E) between the mesas. These areas are also avalanche breakthrough regions (A). The depth of the trenches may also be reduced in these regions.

公开(公告)号：DE10207309A1

公开(公告)日：2003-09-11

申请号：DE10207309

申请日：2002-02-21

Applicant: INFINEON TECHNOLOGIES AG

Inventor： ZUNDEL MARKUS ,  HIRLER FRANZ ,  LANTIER ROBERTA

IPC: H01L29/08 ,  H01L29/10 ,  H01L29/423 ,  H01L29/78

Abstract: An MOS transistor has a trench structure in a semiconductor region. The avalanche breakdown region of the MOS is formed in an end region (30u) or an under region of the trench, especially at the floor (30b). An especially low switching-on resistance of the transistor is thus obtained. An Independent claim is also included for an MOS transistor as above in which there is a maximum dopant concentration (K) between the source (S) and drain (D) regions near the isolation region (GOX).

公开(公告)号：DE10127885A1

公开(公告)日：2002-12-19

申请号：DE10127885

申请日：2001-06-08

Applicant: INFINEON TECHNOLOGIES AG

Inventor： ZUNDEL MARKUS ,  HIRLER FRANZ ,  LARIK JOOST ,  HENNINGER RALF ,  KOTEK MANFRED

IPC: H01L29/423 ,  H01L29/739 ,  H01L29/78 ,  H01L29/06

Abstract: A trench power semiconductor component is described which has an edge cell in which an edge trench is provided. The edge trench, at least on an outer side wall, has a thicker insulating layer than an insulating layer of trenches of the cell array. This simple configuration provides a high dielectric strength and is economical to produce.

公开(公告)号：DE102016118543B4

公开(公告)日：2025-01-30

申请号：DE102016118543

申请日：2016-09-29

Applicant: INFINEON TECHNOLOGIES AG

Inventor： ZUNDEL MARKUS ,  KAMPEN CHRISTIAN ,  LUDWIG JACOB TILLMAN

IPC: H10D30/60 ,  H10D12/00 ,  H10D12/01 ,  H10D30/01 ,  H10D62/60

Abstract: Ein Halbleiterbauelement (500), umfassend:eine Driftregion einer Bauelementstruktur, die in einer Halbleiterschicht (102) angeordnet ist, wobei die Driftregion zumindest einen ersten Driftregionabschnitt (502) und zumindest einen zweiten Driftregionabschnitt (504) aufweist, wobei ein Großteil von Dotierstoffen innerhalb des ersten Driftregionabschnitts (502) eine erste Spezies von Dotierstoffen mit einer Diffusivität von weniger als einer Diffusivität von Phosphor innerhalb der Halbleiterschicht (102) ist, wobei ein Großteil von Dotierstoffen innerhalb des zweiten Driftregionabschnitts (504) eine zweite Spezies von Dotierstoffen ist; undein Graben (510), der sich von einer Oberfläche der Halbleiterschicht (102) in die Halbleiterschicht (102) erstreckt, wobei eine vertikale Distanz zwischen der Oberfläche der Halbleiterschicht (102) und einer Grenze (503) zwischen dem ersten Driftregionabschnitt (502) und dem zweiten Driftregionabschnitt (504) größer ist als 0,5 Mal eine maximale Tiefe des Grabens (510) und kleiner als 1,5 Mal die maximale Tiefe des Grabens (510),wobei der zweite Driftregionabschnitt (504) zwischen der Oberfläche der Halbleiterschicht (102) und dem ersten Driftregionabschnitt (502) angeordnet ist.

公开(公告)号：DE102016103587B4

公开(公告)日：2020-12-03

申请号：DE102016103587

申请日：2016-02-29

Applicant: INFINEON TECHNOLOGIES AG

Inventor： ZUNDEL MARKUS ,  SCHULZE HANS-JOACHIM ,  HIRLER FRANZ

IPC: H01L29/41 ,  H01L29/739 ,  H01L29/78

Abstract: Halbleitervorrichtung (100), umfassend:eine Vielzahl von Trenches (1051, 1052), die sich in einen Halbleiterkörper (102) von einer ersten Oberfläche (104) des Halbleiterkörpers (102) erstrecken, wobei jeder der Vielzahl von Trenches (1051, 1052) wenigstens zwei Elektroden (1111, 1112; 1121, 1122) und eine zwischen den wenigstens zwei Elektroden (1111, 1112; 1121, 1122) angeordnete elektrisch isolierende Struktur (106) aufweist und wobeijeder Trench (1051) einer ersten Gruppe der Vielzahl von Trenches (1051, 1052) eine erste Elektrode (1111) und eine zweite Elektrode (1112) umfasst, wobei die erste Elektrode (1111) elektrisch mit einem Steuerelektrodenpin (G) verbunden ist,jeder Trench (1052) einer zweiten Gruppe der Vielzahl von Trenches (1051, 1052) eine erste Elektrode (1121) und eine zweite Elektrode (1122) umfasst, wobeiwenigstens eine Elektrode aus- der zweiten Elektrode (1112) des Trenches (1051) der ersten Gruppe, der ersten Elektrode (1121) des Trenches (1052) der zweiten Gruppe, und der zweiten Elektrode (1122) des Trenches (1052) der zweiten Gruppe elektrisch verbunden ist mit einem ersten Hilfselektrodenpin (AE1) und wenigstens eine andere Elektrode der verbleibenden Elektroden aus- der zweiten Elektrode (1112) des Trenches (1051) der ersten Gruppe, der ersten Elektrode (1121) des Trenches (1052) der zweiten Gruppe, und der zweiten Elektrode (1122) des Trenches (1052) der zweiten Gruppe elektrisch verbunden ist mit einem zweiten Hilfselektrodenpin (AE2) .

公开(公告)号：DE102015122804B4

公开(公告)日：2020-10-15

申请号：DE102015122804

申请日：2015-12-23

Applicant: INFINEON TECHNOLOGIES AG

Inventor： LAVEN JOHANNES GEORG ,  SCHULZE HANS-JOACHIM ,  MAHLER JOACHIM ,  ZUNDEL MARKUS ,  RUHL GÜNTHER ,  IRSIGLER PETER

IPC: H01L23/373 ,  H01L29/06 ,  H01L29/49 ,  H01L29/739 ,  H01L29/78

Abstract: Halbleitervorrichtung, umfassend:eine Driftstruktur (120), die in einem Halbleiterkörper (100) ausgebildet ist, wobei die Driftstruktur (120) erste pn-Übergänge (pn1) mit Bodyzonen (115) von Transistorzellen (TC) bildet;Gatestrukturen (150), die sich von einer ersten Oberfläche (101) des Halbleiterkörpers (100) in die Driftstruktur (120) erstrecken; undWärmesenkenstrukturen (170), die sich zwischen den Gatestrukturen (150) von der ersten Oberfläche (101) in die Driftstruktur (120) erstrecken, wobei eine Wärmekapazität der Wärmesenkenstrukturen (170) höher als eine Wärmekapazität der Gatestrukturen (150) ist, wobeidie Wärmesenkenstrukturen (170) ein Material mit einer spezifischen thermischen Kapazität aufweisen, die eine spezifische thermische Kapazität einer in den Gatestrukturen (150) enthaltenen Gateelektrode (155) um mindestens das Zweifache übertrifft.

公开(公告)号：DE102019129091A1

公开(公告)日：2020-04-30

申请号：DE102019129091

申请日：2019-10-28

Applicant: INFINEON TECHNOLOGIES AG

Inventor： HILSENBECK JOCHEN ,  ZUNDEL MARKUS ,  KONRATH JENS PETER ,  MAYERHOFER BORIS ,  MIESLINGER STEFAN ,  OSTERMANN THOMAS ,  SOTNIKOV ANATOLY ,  WESTERMEIER CHRISTIAN

IPC: H01L21/78 ,  H01L21/301

Abstract: Vorgesehen wird ein Halbleiter-Wafer (100), der eine Hauptoberfläche (102) und eine der Hauptoberfläche (102) entgegengesetzte rückwärtige Oberfläche (104) aufweist. Ein Schritt zur Vorbereitung einer Die-Vereinzelung wird in Schnittfugengebieten (108) des Halbleiter-Wafers (100) ausgeführt. Die Schnittfugengebiete (108) umschließen eine Vielzahl von Die-Stellen (106). Der Schritt zur Vorbereitung einer Die-Vereinzelung umfasst ein Ausbilden eines oder mehrerer vorbereitender Schnittfugengräben (112) zwischen zumindest zwei unmittelbar benachbarten Die-Stellen (106). Ferner umfasst das Verfahren ein Ausbilden aktiver Halbleitervorrichtungen in den Die-Stellen (106) und ein Vereinzeln des Halbleiter-Wafers (100) in den Schnittfugengebieten (108), wodurch aus den Die-Stellen (106) eine Vielzahl separater Halbleiter-Dies (110) gebildet wird. Der eine oder die mehreren vorbereitenden Schnittfugengräben (112) sind während des Vereinzelns nicht gefüllt, und das Vereinzeln umfasst ein Entfernen von Halbleitermaterial von einer Oberfläche des Halbleiter-Wafers (100), die zwischen gegenüberliegenden Seitenwänden des einen oder der mehreren vorbereitenden Schnittfugengräben (112) liegt.

公开(公告)号：DE102010028275B4

公开(公告)日：2019-12-19

申请号：DE102010028275

申请日：2010-04-27

Applicant: INFINEON TECHNOLOGIES AG

Inventor： DIBRA DONALD ,  KADOW CHRISTOPH ,  ZUNDEL MARKUS

IPC: H01L35/32 ,  G01K3/08 ,  G01K7/02 ,  H01L23/60 ,  H01L23/62 ,  H01L27/16 ,  H01L35/34

Abstract: Ein Halbleiterbauelement, das aufweist:einen Seebeck-Differenztemperatursensor, der aus entgegengesetzt dotierten Polysilizium-Streifenleitern (2403, 2404) gebildet ist, die in einem in einer Epitaxieschicht (2930) angeordneten Sensor-Trench (2810, 2401) angeordnet sind;eine erste Oxidschicht (2801), die an der Wand des Sensor-Trenchs (2810) angeordnet ist;eine erste leitfähige Schirmung (2802), die auf der ersten Oxidschicht (2801) angeordnet ist; undeine zweite Oxidschicht (2407), die auf der ersten leitfähigen Schirmung angeordnet (2802) ist.