公开(公告)号：CN101917819B

公开(公告)日：2013-04-03

申请号：CN201010244871.X

申请日：2006-06-13

Applicant: 揖斐电株式会社

Inventor： 苅谷隆

IPC: H05K1/11 ,  H05K1/16 ,  H05K3/46

CPC classification number: H05K1/11 ,  H01L23/50 ,  H01L23/5383 ,  H01L23/5384 ,  H01L24/16 ,  H01L2224/131 ,  H01L2224/16 ,  H01L2224/81192 ,  H01L2224/81815 ,  H01L2924/0001 ,  H01L2924/00011 ,  H01L2924/00014 ,  H01L2924/01012 ,  H01L2924/01019 ,  H01L2924/0102 ,  H01L2924/01025 ,  H01L2924/01046 ,  H01L2924/01057 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/01084 ,  H01L2924/12042 ,  H01L2924/14 ,  H01L2924/15311 ,  H01L2924/19041 ,  H01L2924/19043 ,  H01L2924/30105 ,  H01L2924/30107 ,  H01L2924/3011 ,  H05K1/113 ,  H05K1/162 ,  H05K3/4602 ,  H05K3/4652 ,  H05K2201/0175 ,  H05K2201/0355 ,  H05K2201/09309 ,  H05K2201/09509 ,  H05K2201/09518 ,  H05K2201/096 ,  H05K2201/09718 ,  H05K2201/09763 ,  H05K2201/10674 ,  H01L2924/014 ,  H01L2224/13099 ,  H01L2924/00 ,  H01L2224/0401

Abstract: 本发明提供一种印刷线路板。该印刷线路板包括可安装在1个芯片上包括2个处理器核心(81A、81B)的双核处理器(80)的安装部(60)、和对应于各处理器核心(81A、81B)各自独立形成的电源线(12A、12B)、接地线(11A、11B)、第1及第2层状电容器(40A、40B)。因此，即使各处理器核心(81A、81B)的电位瞬间降低，也可以通过与其相对应的层状电容器(40A、40B)的作用抑制电位的瞬间降低，即使一个处理器核心的电压变动，该电压变动也不会影响其余的处理器核心，因此也不会产生误动作。

公开(公告)号：CN102939803A

公开(公告)日：2013-02-20

申请号：CN201180027959.9

申请日：2011-06-02

Applicant: 松下电器产业株式会社

Inventor： 金井敏信 ,  齐藤隆一 ,  东谷秀树

IPC: H05K3/46

CPC classification number: H05K3/4069 ,  H05K3/0047 ,  H05K3/4623 ,  H05K2201/096 ,  H05K2203/0191 ,  Y10T29/49155

Abstract: 本发明的多层布线基板具备在双面具有布线的内层用的布线基板、在贯通孔填充了导电性糊的电绝缘性基材、和形成在最外层的布线。布线基板和电绝缘性基材被交替层叠，布线基板的布线被配置为埋设在导电性糊的两端的电绝缘性基材。

公开(公告)号：CN101675717B

公开(公告)日：2012-12-19

申请号：CN200780052979.5

申请日：2007-05-14

Applicant: 揖斐电株式会社

Inventor： 高桥通昌 ,  青山雅一

IPC: H05K3/46

CPC classification number: H05K3/4691 ,  H05K3/0052 ,  H05K3/429 ,  H05K3/4602 ,  H05K3/4652 ,  H05K2201/0187 ,  H05K2201/0191 ,  H05K2201/0209 ,  H05K2201/09536 ,  H05K2201/096 ,  H05K2203/1536

Abstract: 布线基板(19)构成为层叠第一基板(1)、安装面积小于第一基板(1)的第二基板(2)以及设置于第一基板(1)和第二基板(2)之间的基底基板(3)。布线基板(19)具有设置于第一基板(1)和第二基板(2)中的至少一个的通路孔(44)。布线基板(19)在第一基板(1)和第二基板(2)之间具有层间槽部(11)，在层间槽部(11)还能够填充有气体、液体以及固体中的至少一种。

公开(公告)号：CN102752958A

公开(公告)日：2012-10-24

申请号：CN201210236274.1

申请日：2006-10-16

Applicant: 揖斐电株式会社

Inventor： 伊藤宗太郎 ,  高桥通昌 ,  三门幸信

IPC: H05K1/18 ,  H01L23/538 ,  H01L23/488

CPC classification number: H01L24/83 ,  H01L23/5385 ,  H01L23/5389 ,  H01L24/19 ,  H01L24/24 ,  H01L24/32 ,  H01L25/105 ,  H01L2224/04105 ,  H01L2224/12105 ,  H01L2224/20 ,  H01L2224/24227 ,  H01L2224/29109 ,  H01L2224/29111 ,  H01L2224/2919 ,  H01L2224/32225 ,  H01L2224/73267 ,  H01L2224/8385 ,  H01L2224/92 ,  H01L2225/1035 ,  H01L2225/1041 ,  H01L2225/1058 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01011 ,  H01L2924/01013 ,  H01L2924/01015 ,  H01L2924/01019 ,  H01L2924/01023 ,  H01L2924/01024 ,  H01L2924/01027 ,  H01L2924/01029 ,  H01L2924/0103 ,  H01L2924/01033 ,  H01L2924/01046 ,  H01L2924/01047 ,  H01L2924/0105 ,  H01L2924/01074 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/0132 ,  H01L2924/0133 ,  H01L2924/014 ,  H01L2924/0665 ,  H01L2924/07802 ,  H01L2924/12042 ,  H01L2924/14 ,  H01L2924/15153 ,  H01L2924/1517 ,  H01L2924/15311 ,  H01L2924/15331 ,  H01L2924/15788 ,  H01L2924/1579 ,  H01L2924/351 ,  H05K1/185 ,  H05K3/0035 ,  H05K3/4652 ,  H05K2201/096 ,  H05K2201/10477 ,  H05K2201/10674 ,  Y10T29/49126 ,  Y10T29/4913 ,  Y10T29/49139 ,  Y10T29/49146 ,  Y10T29/49155 ,  Y10T29/49165 ,  Y10T29/49167 ,  H01L2224/83 ,  H01L2224/82 ,  H01L2924/00 ,  H01L2924/01049 ,  H01L2924/01083 ,  H01L2924/3512 ,  H01L2924/00014 ,  H01L2224/13111 ,  H01L2224/13109

Abstract: 本发明提供一种多层印刷线路板，该多层印刷线路板或半导体元件安装基板为：在收容有半导体元件的树脂绝缘层上依次形成其他树脂绝缘层和导体电路，且上述半导体元件与导体电路之间通过导通孔电连接，其中，将半导体元件收容在设置在树脂绝缘层的凹部内，且在该凹部的底面形成有用于载置半导体元件的金属层。由此，得到内置的半导体元件通过导通孔进行电连接的多层印刷线路板。

公开(公告)号：CN102668068A

公开(公告)日：2012-09-12

申请号：CN201080058105.2

申请日：2010-11-11

Applicant: 英特尔公司

Inventor： Q·马 ,  V·R·拉奥 ,  Q·A·特兰 ,  R·L·散克曼 ,  J·M·斯旺

IPC: H01L23/485 ,  H01L21/60

CPC classification number: H05K1/112 ,  H01L21/4803 ,  H01L21/486 ,  H01L23/15 ,  H01L23/3675 ,  H01L23/49822 ,  H01L23/49827 ,  H01L2224/16225 ,  H01L2224/16227 ,  H01L2224/32245 ,  H01L2224/73253 ,  H01L2924/00014 ,  H01L2924/10253 ,  H05K3/0014 ,  H05K3/4605 ,  H05K3/4644 ,  H05K2201/096 ,  H05K2201/09827 ,  H05K2201/10287 ,  H05K2201/10371 ,  H05K2201/10674 ,  H05K2203/0108 ,  H05K2203/0228 ,  H05K2203/025 ,  Y10T29/49117 ,  Y10T29/49126 ,  Y10T29/49155 ,  H01L2924/00 ,  H01L2224/0401

Abstract: 披露了集成电路(IC)器件的玻璃芯衬底的实施例。玻璃芯衬底包括玻璃芯和在玻璃芯相对侧上的堆积结构。导电端子可形成在玻璃芯衬底的两侧上。IC管芯可与衬底一侧上的端子耦合，而相对侧上的端子可与下一级组件(例如电路板)耦合。玻璃管芯可包括单片玻璃，其中形成有导体，或者玻璃芯可包括已结合在一起的两个或更多个玻璃段，每个玻璃段具有导体。导体通过玻璃芯延伸，并且导体中的一个或多个可与设置在玻璃芯上的堆积结构电耦合。描述和要求了其它实施例。

公开(公告)号：CN101675716B

公开(公告)日：2012-09-05

申请号：CN200780052969.1

申请日：2007-05-14

Applicant: 揖斐电株式会社

Inventor： 高桥通昌 ,  青山雅一

IPC: H05K3/46

CPC classification number: H05K3/4691 ,  H01L2224/0554 ,  H01L2224/05568 ,  H01L2224/05573 ,  H01L2224/05644 ,  H01L2224/16225 ,  H01L2924/00014 ,  H05K1/0366 ,  H05K3/0052 ,  H05K3/429 ,  H05K3/4602 ,  H05K3/4652 ,  H05K2201/0187 ,  H05K2201/0191 ,  H05K2201/0209 ,  H05K2201/09536 ,  H05K2201/096 ,  H05K2203/1536 ,  H01L2224/05599 ,  H01L2224/0555 ,  H01L2224/0556

Abstract: 提供一种布线基板及其制造方法，布线基板(19)具有层叠以下部分来构成的结构：第一基板(1)；安装面积小于第一基板(1)的第二基板(2)；以及设置于第一基板(1)与第二基板(2)之间的基底基板(3)。布线基板(19)具有：通路孔(44)，其设置于第一基板(1)和第二基板(2)中的至少一个；以及通孔(63)，其贯通基底基板(3)。另外，布线基板(19)在第一基板(1)和第二基板(2)上设置通路孔(44)，并且具有贯通基底基板(3)的IVH(InterstitialVia Hole)。

公开(公告)号：CN102612253A

公开(公告)日：2012-07-25

申请号：CN201110036528.0

申请日：2011-01-31

Applicant: 财团法人工业技术研究院

Inventor： 吴仕先

IPC: H05K1/02 ,  H05K1/11 ,  H05K9/00 ,  H01L23/48 ,  H01L21/768 ,  H01L23/552

CPC classification number: H05K1/0222 ,  H01L21/486 ,  H01L21/76898 ,  H01L23/147 ,  H01L23/49827 ,  H01L2924/0002 ,  H05K2201/096 ,  H01L2924/00

Abstract: 内连线结构及使用该结构的装置、线路结构与方法。本发明公开了一内连线(Interconnection)结构。该内连线结构置于实际上相互平行的一第一导电层与一第二导电层之间，其中所述导电层包括一信号线。该内连线结构包括一导电柱以及一遮蔽墙柱。该导电柱穿行于所述第一导电层与第二导电层之间，而导电柱连接第一导电层的信号线。遮蔽墙柱设置于第一导电层与第二导电层之间，该遮蔽墙柱围绕导电柱外围的局部区域，并且电性耦合到导电柱。该导电柱以及遮蔽墙柱为成对或成组式架构。该不同于导电柱形状的遮蔽墙柱，将依其特殊形状设计将使得该导电柱成为具备阻抗设计及控制能力的连线。

公开(公告)号：CN102523704A

公开(公告)日：2012-06-27

申请号：CN201110419841.2

申请日：2011-12-15

Applicant: 深圳崇达多层线路板有限公司

Inventor： 姜雪飞 ,  黄海蛟 ,  杜明星 ,  林楠 ,  白亚旭

IPC: H05K3/46

CPC classification number: H05K3/429 ,  H05K3/0035 ,  H05K3/0047 ,  H05K3/4652 ,  H05K2201/09509 ,  H05K2201/09536 ,  H05K2201/096

Abstract: 本发明公开了一种多阶HDI板的生产方法，包括步骤：A、在芯板上层压第一铜箔层，并对第一铜箔层进行棕化处理，使第一铜箔层表面形成棕化膜；B、使用同一组定位孔同时对第一铜箔层表面进行激光钻孔和机械钻孔，并由激光钻孔形成内层盲孔，由机械钻孔形成埋孔；C、在上述第一铜箔层表面上层压第二铜箔层，并对第二铜箔层进行棕化处理，使第二铜箔层表面形成棕化膜；D、使用同一组定位孔同时对第二铜箔层表面进行激光钻孔和机械钻孔，由激光钻孔在埋孔位置处形成外层盲孔，与埋孔形成叠孔，并由机械钻孔形成通孔。本发明避免了目前盲孔与埋孔分开钻孔所存在的通孔、盲孔不匹配的问题，同时减少了内层沉铜、板电、内层镀孔图形、填孔电镀、退膜和砂带磨板等流程，大大缩短了生产周期，节约了生产成本。

公开(公告)号：CN101653053B

公开(公告)日：2012-04-04

申请号：CN200880011057.4

申请日：2008-03-17

Applicant: 揖斐电株式会社

Inventor： 伊藤宗太郎 ,  高桥通昌 ,  三门幸信

IPC: H05K3/46

CPC classification number: H05K1/185 ,  H01L23/49838 ,  H01L23/5383 ,  H01L23/5389 ,  H01L24/19 ,  H01L24/82 ,  H01L2223/6677 ,  H01L2224/04105 ,  H01L2224/16225 ,  H01L2224/16227 ,  H01L2224/32245 ,  H01L2224/73267 ,  H01L2224/82039 ,  H01L2224/82045 ,  H01L2224/83385 ,  H01L2224/92244 ,  H01L2924/01006 ,  H01L2924/01011 ,  H01L2924/01013 ,  H01L2924/01015 ,  H01L2924/01019 ,  H01L2924/01023 ,  H01L2924/01024 ,  H01L2924/01027 ,  H01L2924/01029 ,  H01L2924/0103 ,  H01L2924/01033 ,  H01L2924/01046 ,  H01L2924/01047 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/01087 ,  H01L2924/01088 ,  H01L2924/014 ,  H01L2924/12042 ,  H01L2924/14 ,  H01L2924/15153 ,  H01L2924/19041 ,  H01L2924/19042 ,  H01L2924/19043 ,  H01L2924/3025 ,  H01L2924/351 ,  H01L2924/3511 ,  H05K1/0218 ,  H05K2201/0723 ,  H05K2201/096 ,  H05K2201/09618 ,  H05K2201/09709 ,  H05K2201/10969 ,  Y10T29/4913 ,  H01L2924/00

Abstract: 本发明提供一种防止电子部件因电磁干扰而发生误动作并且能够高密度地安装电子部件的多层线路板。特别是，保护基板内其它电子部件不受基板的一部分电路所产生的电磁波的干扰。多层线路板(1)具备：多层线路基板，在该多层线路基板上形成有导体电路(2)和绝缘层(11a，11b，12，13，14，15)，且被绝缘层(11a，11b，12，13，14，15)所隔开的导体电路(2)之间通过通路孔(3)进行电连接；凹部(21，22)，其形成在绝缘层(11a，11b，12，13，14，15)中；电磁屏蔽层(31，32，41a，41b，42)，其形成在凹部(21，22)底面和侧面中的至少一面，其表面被粗糙化；以及电子部件(4A，4B)，其容纳在凹部(21，22)内。

公开(公告)号：CN101472408B

公开(公告)日：2011-09-28

申请号：CN200810215911.0

申请日：2008-09-09

Applicant: 富士通株式会社

Inventor： 松井亚纪子

IPC: H05K3/46

CPC classification number: H05K3/4623 ,  H05K1/0237 ,  H05K3/429 ,  H05K2201/09063 ,  H05K2201/09536 ,  H05K2201/096 ,  H05K2201/1059 ,  H05K2203/063 ,  Y10T29/49126

Abstract: 本发明提供多层布线板及其制造方法。通过准备第一布线板、第二布线板以及连接片来制造多层布线板。第一布线板设有通路，该通路包括形成有导电膜的第一通孔。第二布线板设有形成在与第一通孔的位置基本匹配的位置处的第二通孔。连接片设有形成在与第一通孔和第二通孔的位置基本匹配的位置处的第三通孔。通过将连接片夹在第一布线板和第二布线板之间，将第一布线板和第二布线板叠置并用热和压力将它们接合到一起。