公开(公告)号：KR1020170103593A

公开(公告)日：2017-09-13

申请号：KR1020160073308

申请日：2016-06-13

Applicant: 삼성전자주식회사

Inventor： 김영룡 ,  박진우 ,  임충빈 ,  민윤지

IPC: H01L23/498 ,  H01L23/00 ,  H01L23/31

CPC classification number: H01L21/568 ,  H01L2224/04105 ,  H01L2224/12105 ,  H01L2224/16227 ,  H01L2224/19 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2225/1035 ,  H01L2225/1041 ,  H01L2225/1058 ,  H01L2924/15311 ,  H01L2924/181 ,  H01L2924/00014 ,  H01L2924/00012

Abstract: 본발명은반도체패키지및 그제조방법을제공한다. 반도체제조방법은캐리어기판상에연결기판을제공하는것; 상기연결기판상에제1 솔더볼을형성하는것; 상기캐리어기판상에반도체칩을제공하는것, 상기반도체칩은상기연결기판과옆으로이격배치되고; 상기연결기판및 상기반도체칩상에몰딩막을형성하여, 상기제1 솔더볼을덮는것; 및상기몰딩막내에개구부를형성하여, 상기제1 솔더볼을노출시키는것을포함할수 있다.

Abstract translation: 本发明提供一种半导体封装及其制造方法。 一种半导体制造方法，包括：在载体基板上设置连接基板; 在连接板上形成第一焊球; 在载体衬底上提供半导体芯片，半导体芯片与连接衬底横向间隔开; 在连接基板和半导体芯片上形成模制膜以覆盖第一焊球; 并且在模制膜中形成开口以暴露第一焊球。

公开(公告)号：KR1020170096445A

公开(公告)日：2017-08-24

申请号：KR1020160017832

申请日：2016-02-16

Applicant: 삼성전자주식회사

Inventor： 박진우 ,  양재모 ,  김강열 ,  손백권 ,  최철민 ,  황호철

IPC: H04M1/725 ,  H04W88/06

CPC classification number: H04W36/0016 ,  G10L19/008

Abstract: 본문서에개시되는다양한실시예는전자장치및 전자장치의통화방식변환방법으로서, 전자장치가외부의전자장치와스테레오통화중, 핸드오버와같은환경변화로인해, 스테레오통화에서모노통화로변환되더라도, 모노신호를스테레오신호로업 믹싱하여최적의스테레오통화서비스를제공함과동시에, 전자장치의사용자에게최적의음질및 공간감을제공할수 있다.

Abstract translation: 本文公开的各种实施例提供了一种转换电子设备和电子设备的转换方法的方法，其中由于环境变化（诸如立体声呼叫期间的切换）和外部电子设备，电子设备从立体声呼叫转换为单声道呼叫 ，单声道信号被上混为立体声信号以提供最佳的立体声通话服务，同时，可为电子设备的用户提供最佳音质和空间感。

公开(公告)号：KR101652386B1

公开(公告)日：2016-09-12

申请号：KR1020090093968

申请日：2009-10-01

Applicant: 삼성전자주식회사

Inventor： 박진우 ,  안은철 ,  신동길 ,  강선원 ,  이종호

IPC: H01L23/00 ,  H01L23/498

CPC classification number: H01L24/06 ,  H01L23/49816 ,  H01L24/03 ,  H01L24/05 ,  H01L24/11 ,  H01L24/12 ,  H01L24/13 ,  H01L2224/02125 ,  H01L2224/03464 ,  H01L2224/0401 ,  H01L2224/05011 ,  H01L2224/05018 ,  H01L2224/05124 ,  H01L2224/05147 ,  H01L2224/05556 ,  H01L2224/05558 ,  H01L2224/05569 ,  H01L2224/05572 ,  H01L2224/05655 ,  H01L2224/06051 ,  H01L2224/13018 ,  H01L2224/13022 ,  H01L2224/13099 ,  H01L2224/131 ,  H01L2224/13116 ,  H01L2224/1403 ,  H01L2224/16225 ,  H01L2224/16227 ,  H01L2224/73204 ,  H01L2924/00013 ,  H01L2924/0002 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01015 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01047 ,  H01L2924/01078 ,  H01L2924/01082 ,  H01L2924/014 ,  H01L2924/14 ,  H01L2924/15788 ,  H01L2924/181 ,  H01L2924/19041 ,  H01L2924/00014 ,  H01L2924/0105 ,  H01L2224/13599 ,  H01L2224/05599 ,  H01L2224/05099 ,  H01L2224/29099 ,  H01L2224/29599 ,  H01L2224/05552 ,  H01L2924/00 ,  H01L2924/00012

Abstract: 범프구조물을갖는집적회로칩에있어서, 다수의도전성구조물및 배선라인을구비하는집적회로구조물의패드영역및 의사패드영역의각각에제1 및제2 패드전극이배치된다. 제1 전극패드의상면을노출하는제1 개구및 배선라인으로부터이격된제2 전극패드의주변부를노출하는적어도하나의제2 개구를구비하는보호막패턴이집적회로구조물의상면에배치된다. 제1 개구를통하여제1 전극패턴과전기적으로접속하는제1 범프구조물및 제2 개구를통하여제2 전극패턴과전기적으로접속하는제2 범프구조물이상기보호막패턴상에배치된다. 상기제2 범프구조물의하부에배치된배선라인에대한응력집중을방지할수 있다.

公开(公告)号：KR1020150096583A

公开(公告)日：2015-08-25

申请号：KR1020140017391

申请日：2014-02-14

Applicant: 삼성전자주식회사

Inventor： 이순영 ,  김경훈 ,  박진우 ,  백승우 ,  이석원 ,  조태근

IPC: H01L27/115

CPC classification number: H01L27/11582 ,  H01L27/11519 ,  H01L27/11526 ,  H01L27/11548 ,  H01L27/11551 ,  H01L27/11556 ,  H01L27/11565 ,  H01L27/11573 ,  H01L27/11575 ,  H01L27/11578 ,  H01L2224/32145

Abstract: 3차원 반도체 소자들이 제공한다. 이 3차원 반도체 소자는 전극 구조체의 각 셀 패드 및 그 아래의 전극 구조체를 관통하는 복수의 더미 필라들을 포함한다. 상기 복수의 더미 필라들로 인하여, 전극 구조체를 형성하기 위한 몰드 구조체의 절연 패턴들의 변형 또는 접촉을 방지할 수 있다. 이로써, 우수한 신뢰성을 갖는 3차원 반도체 소자를 구현할 수 있다.

Abstract translation: 提供的是3D半导体器件。 3D半导体器件包括电极结构的每个单元衬垫和贯穿电池垫下的电极结构的多个虚拟柱。 由于虚拟填料，可以防止用于形成虚拟柱的模具结构的绝缘图案的变形或接触。 因此，可以实现具有优异的可靠性的3D半导体器件。

公开(公告)号：KR1020150053128A

公开(公告)日：2015-05-15

申请号：KR1020130134937

申请日：2013-11-07

Applicant: 삼성전자주식회사

Inventor： 박진우

IPC: H01L23/12 ,  H01L21/60

CPC classification number: H01L24/49 ,  H01L23/13 ,  H01L23/145 ,  H01L23/3128 ,  H01L23/3135 ,  H01L23/49811 ,  H01L23/5385 ,  H01L23/5389 ,  H01L24/05 ,  H01L24/06 ,  H01L24/13 ,  H01L24/14 ,  H01L24/16 ,  H01L24/29 ,  H01L24/32 ,  H01L24/45 ,  H01L24/48 ,  H01L24/73 ,  H01L24/83 ,  H01L24/92 ,  H01L25/065 ,  H01L25/0657 ,  H01L25/10 ,  H01L25/105 ,  H01L25/50 ,  H01L2224/0401 ,  H01L2224/04042 ,  H01L2224/05553 ,  H01L2224/06135 ,  H01L2224/131 ,  H01L2224/16225 ,  H01L2224/2919 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/45015 ,  H01L2224/45139 ,  H01L2224/45144 ,  H01L2224/45147 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2224/49175 ,  H01L2224/73204 ,  H01L2224/73253 ,  H01L2224/73265 ,  H01L2224/83191 ,  H01L2224/92125 ,  H01L2224/92225 ,  H01L2225/0651 ,  H01L2225/06562 ,  H01L2225/1023 ,  H01L2225/1041 ,  H01L2225/1058 ,  H01L2225/107 ,  H01L2924/00014 ,  H01L2924/12042 ,  H01L2924/1431 ,  H01L2924/1434 ,  H01L2924/15159 ,  H01L2924/15311 ,  H01L2924/181 ,  H01L2924/18161 ,  H01L2924/19107 ,  H01L2924/00012 ,  H01L2924/00 ,  H01L2924/2075 ,  H01L2924/20757 ,  H01L2924/20756 ,  H01L2924/20758 ,  H01L2924/20759 ,  H01L2924/2076 ,  H01L2924/20751 ,  H01L2924/20752 ,  H01L2924/20753 ,  H01L2924/20754 ,  H01L2924/20755 ,  H01L2224/05599 ,  H01L2924/014

Abstract: 본발명은반도체패키지를제공한다. 이반도체패키지에서는, 하부패키지와상부패키지가와이어에의해전기적으로연결된다. 와이어는솔더볼에비하여두께가매우가늘기때문에하부패키지와상부패키지간에더 많은채널수 및/또는입출력패드를적용할수 있다.

Abstract translation: 本发明提供半导体封装。 在半导体封装中，下封装和上封装通过导线电连接。 由于电线比焊球薄得多，所以可以在下封装和上封装之间施加更多的通道和/或输入输出焊盘。

公开(公告)号：KR1020150047823A

公开(公告)日：2015-05-06

申请号：KR1020130127781

申请日：2013-10-25

Applicant: 삼성전자주식회사

Inventor： 노왁에티엔 ,  김대신 ,  권혜영 ,  김재호 ,  박진우 ,  서지웅

IPC: H01L27/115 ,  H01L21/8247 ,  H01L21/28

CPC classification number: H01L27/11582 ,  H01L29/66833 ,  H01L29/7926 ,  H01L21/28282 ,  H01L21/76205 ,  H01L21/823487

Abstract: 수직형메모리장치는기판으로부터기판상면에대해수직한제1 방향으로연장되는복수의채널들및 도체패턴들을포함한다. 채널들및 도체패턴들의외측벽을둘러싸며제1 방향을따라순차적으로서로이격되도록적층되는복수의게이트전극들이구비된다. 비트라인은채널들의상부에구비되어채널들과전기적으로연결된다. 도전라인은도체패턴들의상부에구비되어도체패턴들과전기적으로연결된다. 도체패턴과도전라인의배치를최적화하여수직형메모리장치의집적도를향상시킬수 있다.

Abstract translation: 垂直存储器件包括多个通道和从衬底沿垂直于衬底的前表面的第一方向延伸的导电图案。 安装有多个栅极电极，其围绕通道的外壁和导电图案，并且顺序地堆叠成在第一方向上彼此分开放置。 一个位线安装在通道的上部，并且电连接到通道。 导电线安装在导电图案的上部，并与导电图形电连接。 可以通过优化导电图案和导电线的布置来改善垂直存储器件的集成度。

公开(公告)号：KR1020150039055A

公开(公告)日：2015-04-09

申请号：KR1020130117595

申请日：2013-10-01

Applicant: 삼성전자주식회사 ,  아주대학교산학협력단

Inventor： 박진환 ,  이평천 ,  박재찬 ,  이영민 ,  이우용 ,  박진우 ,  조광명 ,  황희진

IPC: C12N9/04 ,  C12N15/53 ,  C12N1/21 ,  C12P7/16

CPC classification number: C12N9/0006 ,  C12N9/0008 ,  C12N9/13 ,  C12N15/70 ,  C12P7/18 ,  C12P7/24 ,  C12Y101/01061 ,  C12Y102/01057 ,  C12Y102/01076 ,  C12Y208/03

Abstract: 일구체예는 1,4-부탄다이올생합성경로중 말단의 2개반응인 4-hydroxybutyryl-CoA에서 4-히드록시부틸알데히드생성반응및 4-히드록시부틸알데히드에서 1,4-BDO 생성반응에대해현재까지활성이보고되지않은효소인부틸알데히드디히드로게나제와부탄올디히드로게나제를클로스트리디움사카로퍼부틸아세토니쿰으로부터도입하여대장균에서발현시킨결과 1,4-BDO 생산능이있음을확인하였다. 특히부틸알데히드디히드로게나제효소를방향진화방법으로활성를강화하여 1,4-BDO의생산농도를 2배이상향상시켰다.

Abstract translation: 根据本发明的一个实施方案，由Clostridiumsaccharoperbutylacetonicum，丁醛脱氢酶和丁醇脱氢酶引入1,4-BDO的生产率得到确认，该酶是这样的酶，其中包括4-羟基丁醛生成反应的两个反应的活性在4 在1,4-丁二醇生物合成途径末端的4-羟基丁醛中产生的4-羟基丁酰辅酶A和1,4-BDO产生反应迄今尚未被报道在大肠杆菌中表达。 特别地，通过定向进化法强化丁醛脱氢酶的活性，1,4-BDO的生产浓度提高了两倍以上。

公开(公告)号：KR1020140122606A

公开(公告)日：2014-10-20

申请号：KR1020130039509

申请日：2013-04-10

Applicant: 삼성전자주식회사

Inventor： 김태용 ,  박재찬 ,  박진우 ,  이규상 ,  이소영 ,  윤소정

IPC: C12N1/21 ,  C12N15/52 ,  C12N15/70 ,  C12P7/40

Abstract: 일 양상에 따른 숙시닐-코에이:아세틸 코에이 트랜스퍼라제 또는 이의 변이체를 코딩하는 폴리뉴클레오티드, 3-옥소아디필-코에이 트랜스퍼라제 또는 이의 변이체를 코딩하는 폴리뉴클레오티드, ADH6 단백질 또는 이의 변이체를 코딩하는 폴리뉴클레오티드, BDHA 단백질 또는 이의 변이체를 코딩하는 폴리뉴클레오티드, 4HBD 단백질 또는 이의 변이체를 코딩하는 폴리뉴클레오티드 및 ALD5 단백질 또는 이의 변이체를 코딩하는 폴리뉴클레오티드를 포함하는 미생물은 외래 유전자의 도입으로 새로운 대사 경로를 갖게 되어 아디페이트를 효과적으로 생산할 수 있게 되었다. 이러한 형질전환된 미생물은 화학합성에 비하여 효율적으로 아디페이트를 생산할 수 있으므로 산업적으로 유용하게 이용할 수 있다.

Abstract translation: 根据本发明的一个实施方案，包括编码琥珀酰-CoA：乙酰辅酶A转移酶或其突变体的多核苷酸的微生物，编码3-氧基己二醇-CoA转移酶或其突变体的多核苷酸，编码ADH6蛋白或其突变体的多核苷酸，编码BDHA蛋白质的多核苷酸 或其突变体，编码4HD蛋白或其突变体的多核苷酸和编码ALD5蛋白或其突变体的多核苷酸可以通过引入外源基因具有新的代谢途径来有效地产生己二酸。 与化学合成相比，这种转化的微生物可以有效地产生己二酸酯，因此可以在工业上有用地使用。

公开(公告)号：KR1020140049199A

公开(公告)日：2014-04-25

申请号：KR1020120115036

申请日：2012-10-16

Applicant: 삼성전자주식회사

Inventor： 장재권 ,  김영룡 ,  박진우 ,  장애니

IPC: H01L23/12 ,  H01L23/48

CPC classification number: H01L23/49838 ,  H01L23/49811 ,  H01L25/0652 ,  H01L25/0657 ,  H01L2224/16145 ,  H01L2224/32145 ,  H01L2224/48227 ,  H01L2224/73207 ,  H01L2224/81193 ,  H01L2225/0651 ,  H01L2225/06513 ,  H01L2924/15311

Abstract: A semiconductor package is provided. The semiconductor package according to an embodiment of the present invention, includes a lower semiconductor chip; and an upper semiconductor chip which is flip-chip-bonded to the lower semiconductor chip. The lower and the upper semiconductor chip include a first bonding pad which is formed on an active surface where a center line extended in a first direction is defined, and a first redistribution line which includes a first and a second connection region which are electrically connected to the first bonding pad and are arranged in an opposite direction with the same distance from the center line in a second direction vertical to the first direction.

Abstract translation: 提供半导体封装。 根据本发明的实施例的半导体封装包括下半导体芯片; 以及将下半导体芯片倒装芯片接合的上半导体芯片。 下半导体芯片和上半导体芯片包括形成在沿着第一方向延伸的中心线的有源表面上的第一焊盘，以及包括第一和第二连接区域的第一再分配线，该第一和第二连接区域电连接到 所述第一焊盘并且在与所述第一方向垂直的第二方向上以与所述中心线相同的距离的相反方向布置。

公开(公告)号：KR1020140006589A

公开(公告)日：2014-01-16

申请号：KR1020120073960

申请日：2012-07-06

Applicant: 삼성전자주식회사

Inventor： 이석현 ,  박진우 ,  박태성

IPC: H01L23/48 ,  H01L23/12

CPC classification number: H01L21/76892 ,  H01L21/561 ,  H01L21/568 ,  H01L21/76822 ,  H01L21/76894 ,  H01L21/82 ,  H01L23/3185 ,  H01L23/48 ,  H01L24/24 ,  H01L24/82 ,  H01L24/95 ,  H01L25/0657 ,  H01L2224/02371 ,  H01L2224/0401 ,  H01L2224/05548 ,  H01L2224/16225 ,  H01L2224/16227 ,  H01L2224/24011 ,  H01L2224/24051 ,  H01L2224/24147 ,  H01L2224/245 ,  H01L2224/2929 ,  H01L2224/293 ,  H01L2224/32145 ,  H01L2224/73267 ,  H01L2224/81191 ,  H01L2224/821 ,  H01L2224/82365 ,  H01L2224/95 ,  H01L2225/06551 ,  H01L2225/06565 ,  H01L2924/07802 ,  H01L2924/12042 ,  H01L2924/15788 ,  H01L2924/181 ,  H01L2924/01029 ,  H05K3/4661 ,  H01L2924/00014 ,  H01L2224/82 ,  H01L2924/00

Abstract: Provided is a stacked structure of semiconductor chips. The stacked structure comprises: semiconductor chips stacked in one direction; and a wiring member connecting the semiconductor chips electrically. Each semiconductor chip includes: bonding pads which are formed on a first surface; a protective layer which is formed on the first surface and in which the bonding pads are exposed; a side insulating layer which is formed on the first surface and a lateral side connecting a second surface facing the first surface; and a first bonding layer which is formed on the protective layer and the side insulating layer, and in which the bonding pads, a part of the protective layer lying in a direction from the bonding pads toward the side insulating layer, and a part of the side insulating layer are exposed. The wiring member electrically connects the semiconductor chips by being formed on the exposed bonding pads, a part of the exposed protective layer, a part of the exposed side insulating layer, and the side insulating layer in one direction.

Abstract translation: 提供半导体芯片的堆叠结构。 堆叠结构包括：沿一个方向堆叠的半导体芯片; 以及将半导体芯片电连接的配线构件。 每个半导体芯片包括：形成在第一表面上的接合焊盘; 保护层，其形成在第一表面上并且接合焊盘暴露在其中; 形成在所述第一表面上的侧绝缘层和连接面向所述第一表面的第二表面的侧面; 以及第一接合层，其形成在所述保护层和所述侧绝缘层上，并且所述接合焊盘，所述保护层的从所述接合焊盘朝向所述侧绝缘层的方向的一部分，以及所述保护层的一部分 侧绝缘层露出。 布线部件通过在暴露的接合焊盘，暴露的保护层的一部分，暴露的侧绝缘层的一部分和侧面绝缘层在一个方向上形成而将半导体芯片电连接。