Dispositif optoélectronique
    132.
    发明专利

    公开(公告)号:FR3102863B1

    公开(公告)日:2021-11-12

    申请号:FR1912261

    申请日:2019-10-31

    Abstract: Dispositif optoélectronique La présente description concerne un dispositif optoélectronique (10) comprenant un récepteur (102) et un émetteur (100) de rayonnements lumineux, le récepteur (102) étant situé sur une couche opaque (114) aux longueurs d'onde des rayonnements pouvant être émis par l'émetteur (100), la couche opaque (114) s'étendant au-dessus de l'émetteur (100). Figure pour l'abrégé : Fig. 1

    Extraction et insertion de mots binaires

    公开(公告)号:FR3101981B1

    公开(公告)日:2021-11-12

    申请号:FR1911349

    申请日:2019-10-11

    Abstract: Extraction et insertion de mots binaires La présente description concerne un procédé de traitement de données binaires masquées, mis en oeuvre par un dispositif adapté à effectuer des calculs sur des données binaires (10), comprenant une opération d'extraction et d'insertion d'une première partie (B1_M) d'une première donnée binaire masquée (B_M) dans une deuxième donnée binaire masquée (Z_M), dans laquelle les première et deuxième données binaires masquées restent masquées pendant tout le traitement. Figure pour l'abrégé : Fig. 2

    Dispositif pour charger et décharger une capacité

    公开(公告)号:FR3109849A1

    公开(公告)日:2021-11-05

    申请号:FR2004327

    申请日:2020-04-30

    Inventor: BOULESTIN RENALD

    Abstract: Dispositif pour charger et décharger une capacité La présente description concerne un dispositif (1) adapté à fonctionner en alternant des premières et deuxièmes phases de fonctionnement, le dispositif (1) comprenant un premier transistor (T1) et un premier circuit (C1) configuré pour :- relier une première borne de conduction (B11) du premier transistor (T1) à un noeud de sortie (101) du dispositif et une deuxième borne de conduction (B12) du premier transistor (T1) à un premier noeud (103) d'application d'un potentiel (GND) lors de chaque première phase ; et- relier la première borne (B11) du premier transistor (T1) à un deuxième noeud (105) d'application d'un potentiel (VDD) et la deuxième borne de conduction (B12) du premier transistor (T1) au noeud de sortie (101) lors de chaque deuxième phase de fonctionnement. Figure pour l'abrégé : Fig. 1

    Dispositif de support d’une puce électronique et procédé de fabrication correspondant

    公开(公告)号:FR3109466A1

    公开(公告)日:2021-10-22

    申请号:FR2003845

    申请日:2020-04-16

    Abstract: Dispositif électronique (DIS) comprenant un substrat de support (SS) comportant une face de montage (FM) et une puce électronique (PE) comportant une face arrière (FAR) collée sur la face de montage (FM) par un volume de colle (C), dans lequel le substrat de support (SS) comprend une pluralité d’éléments de calage (EC1A) faisant saillie sur la face de montage (FM) de façon à maintenir la puce en appui sur des zones de contact des éléments de calage (EC1A) dans une position parallèle à la face de montage (FM) du substrat de support (SS). Figure pour l’abrégé : Fig 1A

    Interface d'alimentation USB-PD
    138.
    发明专利

    公开(公告)号:FR3107793A1

    公开(公告)日:2021-09-03

    申请号:FR2002010

    申请日:2020-02-28

    Abstract: Interface d'alimentation USB-PD La présente description concerne une interface d'alimentation comprenant : un convertisseur (CONV) fournissant une première tension DC (Vsrc) ; une résistance (R) entre le convertisseur (CONV) et une borne (312) de sortie fournissant une deuxième tension DC (Vbus) ; un premier circuit (CIRC2) fournissant un deuxième signal (MOD) représentatif d'un écart entre la deuxième tension (Vbus) et un seuil de tension lorsqu'un premier signal (EN) est dans un premier état, et à une valeur par défaut sinon ; un deuxième circuit (AMP) fournissant un troisième signal (Isens) représentatif du courant (I) dans la résistance (R) multipliée par un gain du troisième circuit, et modifiant le gain à partir du deuxième signal (MOD) ; et un troisième circuit (CIRC1) fournissant un signal de commande (cmd) du convertisseur (CONV) à partir au moins du troisième signal (Isens). Figure pour l'abrégé : Fig. 2

Patent Agency Ranking