中科微点-全球专利检索

  1. Login
  2. Sign Up

Search Results

985 records (took 0.026 seconds)

    IC DIE, PROBE AND ULTRASOUND SYSTEM
    152.
    发明申请
    IC DIE, PROBE AND ULTRASOUND SYSTEM 审中-公开
    IC DIE，探头和超声系统

    公开(公告)号：WO2017036827A1

    公开(公告)日：2017-03-09

    申请号：PCT/EP2016/069752

    申请日：2016-08-19

    Applicant: KONINKLIJKE PHILIPS N.V.

    Inventor： SUDOL, Wojtek

    IPC: B06B1/02 ,  A61B8/12 ,  B81C1/00

    CPC classification number: B06B1/02 ,  A61B8/12 ,  A61B8/4483 ,  B06B1/0292 ,  B81C1/00 ,  H01L24/46 ,  H01L2924/00014 ,  H01R9/0515 ,  H01R12/62 ,  H01R43/205 ,  H05K3/3421 ,  H05K2201/09409 ,  H05K2201/10356 ,  Y02P70/613 ,  H01L2224/45099

    Abstract: An integrated circuit die (1) is disclosed that comprises a substrate (30) defining a plurality of circuit elements; a sensor region (10) on the substrate, the sensor region comprising a layer stack defining a plurality of CMUT (capacitive micromachined ultrasound transducer) cells (11); and an interposer region (60) on the substrate adjacent to the sensor region. The interposer region comprises a further layer stack including conductive connections to the circuit elements and the CMUT cells, the conductive connections connected to a plurality of conductive contact regions on an upper surface of the interposer region, the conductive contact regions including external contacts (61) for contacting the integrated circuit die to a connection cable (410) and mounting pads (65) for mounting a passive component (320) on the upper surface. A probe including such an integrated circuit die an ultrasound system including such a probe are also disclosed.

    Abstract translation: 公开了一种集成电路管芯（1），其包括限定多个电路元件的衬底（30）; 传感器区域（10），所述传感器区域包括限定多个CMUT（电容微机械加工的超声换能器）单元（11）的层堆叠; 以及在所述基板上与所述传感器区域相邻的插入器区域（60）。 插入器区域包括另外的层堆叠，其包括与电路元件和CMUT单元的导电连接，导电连接件连接到插入件区域的上表面上的多个导电接触区域，导电接触区域包括外部触点（61） 用于将集成电路管芯接触到用于将无源部件（320）安装在上表面上的连接电缆（410）和安装焊盘（65）。 还公开了一种包括这种集成电路的探针对包含这种探针的超声系统进行裸片化。

    KONTAKTIERUNGSVORRICHTUNG
    155.
    发明申请
    KONTAKTIERUNGSVORRICHTUNG 审中-公开
    联系

    公开(公告)号：WO2015144910A1

    公开(公告)日：2015-10-01

    申请号：PCT/EP2015/056789

    申请日：2015-03-27

    Applicant: EUGEN FORSCHNER GMBH

    Inventor： BRANDT, Thomas ,  PUSKAS, Ludwig

    IPC: H01R12/58 ,  H01R12/70

    CPC classification number: H01R12/585 ,  H01R12/7088 ,  H01R13/74 ,  H05K1/0295 ,  H05K1/115 ,  H05K2201/09409 ,  H05K2201/0979 ,  H05K2201/09954 ,  H05K2201/10181 ,  H05K2201/10303 ,  H05K2201/10962

    Abstract: Die Erfindung betrifft eine Kontaktierungsvorrichtung zur Herstellung eines elektrischen Kontakts zwischen einer in einer Elektronikbox (2) aufgenommenen Leiterplatte (150) und einem elektrischen Bauteil (160, 162, 163), wobei die Leiterplatte (150) wenigstens eine Leiterbahn oder Leiterfläche (F1, F2, F3, F4) mit wenigstens einer Kontaktöffnung (152) zur Aufnahme wenigstens eines am elektronischen Bauteil (160, 162, 163) angeordneten Kontaktstiftes (137; 144) aufweist. Für eine vereinfachte und dauerhaft sichere Kontaktierung ist vorgesehen, dass die Leiterplatte (150) wenigstens eine Leiterfläche (F1, F2, F3, F4) aufweist, die eine Vielzahl von in einem regelmäßigen Raster angeordneten Kontaktöffnungen (152) aufweist, die zur Aufnahme von unterschiedlichen elektrischen Bauteilen (160, 162, 163) mit einer jeweils unterschiedlichen Anzahl von Kontaktstiften (137; 138; 144) ausgelegt sind.

    Abstract translation: 本发明涉及一种接触装置用于在电子盒建立之间的电接触（2）记录电路板（150）和电气部件（160，162，163），其中所述电路板（150）的至少一个导电轨道或导电表面（F1，F2 ，F3，F4），其具有用于接收设置在所述接触销（137的至少一个（在电子部件160，162，163）的至少一个接触开口（152）;具有144）。 对于提供了一种简化的和永久的安全接触，使得电路板（150）具有至少一个导体的表面（F1，F2，F3，F4），其具有多个布置在规则网格接触开口（152），用于接收不同 电部件（160，162，163），每个具有不同数目的接触销（137; 138; 144）被设计。

    回路基板、表示パネル及び表示装置
    158.
    发明申请
    回路基板、表示パネル及び表示装置 审中-公开
    电路基板，显示面板和显示设备

    公开(公告)号：WO2010058619A1

    公开(公告)日：2010-05-27

    申请号：PCT/JP2009/062060

    申请日：2009-07-01

    Applicant: シャープ株式会社 ,  森脇弘幸

    Inventor： 森脇弘幸

    IPC: G09F9/00 ,  G02F1/1345 ,  H01L21/768 ,  H01L29/417 ,  H01L29/423 ,  H01L29/49

    CPC classification number: H05K3/361 ,  H01L23/49811 ,  H01L27/0203 ,  H01L27/12 ,  H01L27/124 ,  H01L2924/0002 ,  H01L2924/14 ,  H05K1/025 ,  H05K1/113 ,  H05K3/323 ,  H05K2201/09227 ,  H05K2201/09409 ,  H05K2201/09436 ,  H05K2201/10128 ,  H01L2924/00

    Abstract: 本発明は、配線（１１５）と外部接続端子（１１６）との間の接続不良を防止しつつ、表示装置等における狭額縁化を図ることができる回路基板を提供する。本発明は、基板（１１０）上に配線（１１５）、絶縁膜（１１４）及び外部接続端子（１１６）がこの順に配置された回路基板であって、上記回路基板は、外部接続端子（１１６）上に、導電粒子（１１７ｂ）を含む異方性導電膜（１１７）を備え、上記外部接続端子（１１６）は、絶縁膜（１１４）に形成された少なくとも１つのコンタクトホール（１１８）を介して配線（１１５）に接続され、平面視したときに、特定の外部接続端子（１１６）に接続する１以上のコンタクトホール（１１８）が形成された領域の一端から他端までの長さは、導電粒子（１１７ｂ）の直径よりも大きい回路基板である。

    Abstract translation: 提供一种能够在防止布线（115）和外部连接端子（116）之间的连接故障的同时使显示装置等的框架变窄的电路基板。 在电路基板上，按顺序排列布线（115），绝缘膜（114）和外部连接端子（116）。 电路基板包括在外部导电端子（116）上方含有导电颗粒（117b）的各向异性导电膜（117）。 外部连接端子（116）通过形成在绝缘膜（114）中的至少一个接触孔（118）与布线（115）连接。 在形成有与特定外部连接端子（116）连接的至少一个或多个接触孔（118）的区域的一端至另一端的俯视图中的长度被制成较大 比每个导电颗粒（117b）的直径大。

    ELECTRICAL CONNECTOR SYSTEM WITH ORTHOGONAL CONTACT TAILS
    159.
    发明申请
    ELECTRICAL CONNECTOR SYSTEM WITH ORTHOGONAL CONTACT TAILS 审中-公开
    带正交接触尾线的电连接器系统

    公开(公告)号：WO2009061655A2

    公开(公告)日：2009-05-14

    申请号：PCT/US2008/081699

    申请日：2008-10-30

    Applicant: FCI ,  FCI AMERICAS TECHNOLOGY, INC. ,  JOHNESCU, Douglas M. ,  MINICH, Steven ,  SMITH, Stephen B.

    Inventor： JOHNESCU, Douglas M. ,  MINICH, Steven ,  SMITH, Stephen B.

    IPC: H01R12/16

    CPC classification number: H01R13/6471 ,  H01R12/51 ,  H01R12/7082 ,  H01R12/71 ,  H01R13/514 ,  H01R13/6477 ,  H05K1/0245 ,  H05K1/116 ,  H05K3/325 ,  H05K2201/09409 ,  H05K2201/09418 ,  H05K2201/10189 ,  H05K2201/1059 ,  Y10T29/49222

    Abstract: Disclosed are electrical connectors and methods of assembling an electrical connector having "standard" (i.e., with electrical contacts having in-line tails), jogged (i.e., with electrical contacts having jogged tails but not connected orthogonally to another connector through a substrate), and/or "orthogonal" (i.e., with electrical contacts having jogged tails that are used in an orthogonal application) leadframe assemblies in the same connector. This provides the flexibility of using some of the available contacts in an orthogonal application and, at the same time, having remaining contacts available for routing on the midplane PCB. Though this could be done using only orthogonal leadframe assemblies, the combination of standard leadframe assemblies with orthogonal leadframe assemblies creates additional spacing between the PCB vias, so that signal traces can be more easily routed on the midplane PCB.

    Abstract translation: 公开了电连接器和组装电连接器的方法，所述电连接器具有“标准” （即具有串联尾部的电触点），并且（或者，具有带尾滑动尾部的电触点，但不通过衬底与另一个连接器正交连接），和/或“正交” （即，具有用于正交应用中的带尾的尾部的电触头）引线框组件在同一连接器中。 这提供了在正交应用中使用一些可用触点的灵活性，并且同时具有可用于在中平面PCB上布线的剩余触点。 虽然这只能使用正交引线框组件完成，但标准引线框组件与正交引线框组件的组合会在PCB过孔之间产生额外的间距，因此信号迹线可以更容易地在中板PCB上布线。

    ARRANGEMENT OF INTEGRATED CIRCUITS IN A MEMORY MODULE
    160.
    发明申请
    ARRANGEMENT OF INTEGRATED CIRCUITS IN A MEMORY MODULE 审中-公开
    存储器模块中的集成电路的布置

    公开(公告)号：WO2003077132A1

    公开(公告)日：2003-09-18

    申请号：PCT/US2003/006978

    申请日：2003-03-06

    Applicant: NETLIST, INC. ,  BHAKTA, Jayesh, R. ,  PAULEY, Robert, S., Jr.

    Inventor： BHAKTA, Jayesh, R. ,  PAULEY, Robert, S., Jr.

    IPC: G06F12/00

    CPC classification number: H05K1/181 ,  H05K1/0266 ,  H05K2201/09409 ,  H05K2201/09709 ,  H05K2201/10689 ,  Y02P70/611

    Abstract: Integrated circuits (202) utilizing standard commercial packaging are arranged on a printed circuit board (104) to allow the production of 1-Gigabyte and 2-Gigabyte capacity memory modules (200). A first row of integrated circuits (202) is oriented in an opposite orientation to a second row of integrated circuits (202). The integrated circuits (202) in a first half of the first row and in the corresponding half of the second row are connected via a signal trace to a first register (210). The integrated circuits (202) in a second half of the first row and in the corresponding half of the second row are connected to a second register (220). Each register processes a non-contiguous subset of the bits in each data word.

    Abstract translation: 利用标准商业包装的集成电路（202）被安排在印刷电路板（104）上以允许产生1千兆字节和2千兆字节容量的存储器模块（200）。 第一行集成电路（202）以与第二行集成电路（202）相反的方向取向。 第一行的第一半中和第二行的相应一半中的集成电路（202）经由信号迹线连接到第一寄存器（210）。 第一行的第二半中和第二行的相应一半中的集成电路（202）连接到第二寄存器（220）。 每个寄存器处理每个数据字中不连续的位子集。

Patent Agency Ranking