公开(公告)号：KR100091961B1

公开(公告)日：1995-11-22

申请号：KR1019920026629

申请日：1992-12-30

Applicant: 한국전자통신연구원

Inventor： 정귀상 ,  안근영 ,  강진영 ,  강상원

IPC: H01L41/27

公开(公告)号：KR1019950008255B1

公开(公告)日：1995-07-26

申请号：KR1019920023356

申请日：1992-12-04

Applicant: 한국전자통신연구원

Inventor： 이정희 ,  강진영 ,  박형무

IPC: H01L29/78

Abstract: This method simply forms a gate of a short channel length and enhances the electrical characteristic of device. The method comprises the steps of: growing approximately 1μm thickness cap layer (6) on the source layer (5); separating device by wet etching; spreading a photoresist solution (7) on the cap layer; defining a gate region, and etching the cap layer sequentially; depositing metal, removing the photoresist solution by the lift off method, forming a gate electrode (8), and etching the cap layer sequentially; forming a source and drain ohmic contact metal layer (9) by using the gate electrode as a mask; and etching the cap layer between the gate electrode and the source and drain ohmic contact layer.

Abstract translation: 该方法简单地形成了一个短通道长度的栅极，并增强了器件的电气特性。 该方法包括以下步骤：在源层（5）上生长约1μm厚度的盖层（6）; 通过湿蚀刻分离装置; 将光致抗蚀剂溶液（7）铺展在盖层上; 限定栅极区域，并且顺序蚀刻所述盖层; 沉积金属，通过剥离法去除光致抗蚀剂溶液，形成栅电极（8），并依次蚀刻盖层; 通过使用栅电极作为掩模形成源极和漏极欧姆接触金属层（9）; 并蚀刻栅电极和源极和漏极欧姆接触层之间的覆盖层。

公开(公告)号：KR1019950008253B1

公开(公告)日：1995-07-26

申请号：KR1019920023351

申请日：1992-12-04

Applicant: 한국전자통신연구원

Inventor： 이정희 ,  박성호 ,  이해권 ,  강진영 ,  이용택

IPC: H01L29/80

Abstract: forming GaAs quasi-collector layer (7), GaAs collector layer (6), GaAs base layer (5), AlGaAs emitter layer (4), and GaAs ohmic contact layer (3) sequentailly; forming AlAs selective etching layer (2) and GaAs guiding layer (1) on the GaAs ohmic contact layer sequentially; etching the GaAs guiding layer, the AlAs selective etching layer, the GaAs ohmic contact layer, and AlGaAs emitter layer (4) to form inverse mesa structure; forming base ohmic contact layer (9) on the AlGaAs emitter layer; removing the GaAs guiding layer and the AlAs selective etching layer of the inverse mesa structure and spreading silicon oxide layer (10); forming emitter and collector ohmic contact metal layer (11) on the exposed quasi-collector layer and the GaAs ohmic contact layer; forming base ohmic contact metal layer (12) on the base ohmic contact layer; and forming metal layer (14) on the ohmic contact metal layers.

Abstract translation: 形成GaAs准集电极层（7），GaAs集电极层（6），GaAs基极层（5），AlGaAs发射极层（4）和GaAs欧姆接触层（3）; 在GaAs欧姆接触层上依次形成AlAs选择性蚀刻层（2）和GaAs引导层（1）; 蚀刻GaAs引导层，AlAs选择性蚀刻层，GaAs欧姆接触层和AlGaAs发射极层（4）以形成逆台面结构; 在AlGaAs发射极层上形成基极欧姆接触层（9）; 去除反向台面结构的GaAs引导层和AlAs选择性蚀刻层，并扩展氧化硅层（10）; 在暴露的准集电极层和GaAs欧姆接触层上形成发射极和集电极欧姆接触金属层（11）; 在基极欧姆接触层上形成基极欧姆接触金属层（12）; 以及在欧姆接触金属层上形成金属层（14）。

公开(公告)号：KR100079472B1

公开(公告)日：1994-11-22

申请号：KR1019900021812

申请日：1990-12-26

Applicant: 한국전자통신연구원

Inventor： 박철순 ,  심규환 ,  맹성재 ,  양전욱 ,  최영규 ,  강진영 ,  이경호 ,  이진희 ,  김도진

IPC: H01L29/772

公开(公告)号：KR1019940010927B1

公开(公告)日：1994-11-19

申请号：KR1019910024511

申请日：1991-12-26

Applicant: 한국전자통신연구원

Inventor： 이정희 ,  이해권 ,  강진영 ,  이용탁

IPC: H01L29/772 ,  H01L29/778

Abstract: The method includes the steps of applying a photosenstive film on a GaAs substrate to form a photosenstive film pattern theron to etch the substrate by using a wet etching method, sequentially forming an initial GaAs layer (6), an AlAs layer (7) and an active GaAs layer (8) on the etched substrate by using an MBE process, forming an ohmic contact metal (5) on the epitaxial layers (6,7,8), and selectively etching the Al-As layer (7) by using HCl or buffered oxide etchant (BOE), thereby forming an air gap (9) to isolate the GaAs active layer (8) from the substrate to prevent the current leakage between the buffered film and substrate.

Abstract translation: 该方法包括以下步骤：在GaAs衬底上施加光敏膜以形成光敏膜图案，以通过使用湿蚀刻方法蚀刻衬底，顺序形成初始GaAs层（6），AlAs层（7）和 通过使用MBE工艺在蚀刻的衬底上的有源GaAs层（8），在外延层（6,7,8）上形成欧姆接触金属（5），并且通过使用HCl来选择性地蚀刻Al-As层（7） 或缓冲氧化物蚀刻剂（BOE），从而形成气隙（9）以将GaAs有源层（8）与衬底隔离以防止缓冲膜和衬底之间的电流泄漏。

公开(公告)号：KR1019940016890A

公开(公告)日：1994-07-25

申请号：KR1019920023356

申请日：1992-12-04

Applicant: 한국전자통신연구원

Inventor： 이정희 ,  강진영 ,  박형무

IPC: H01L29/78

Abstract: 본 발명의 목적은 짧은 채널길이를 갖는 게이트를 간단히 형성시킬 수 있고 소자의 전기적 특성을 개선시킬 수 있는 고전자 이동도 트랜지스터(MEMT) 소자의 제조방법을 제공하는 것으로, 맨 윗층의 캡층(cap layer)의 두께를 제외하고는 통상 사용되는 고전자 이동도 트랜지스터와 거의 같은 구조를 분자선 에피성장(MBE)방법에 의해 알루미늄 갈륨비소/갈륨비소(AlGaAs/GaAs)층을 성장시킨 기판에 전자선 리소그래피를 사용하지 않고 MESA 식각만으로 아주 짧은 게이트 길이를 정의한 후, 소오스 및 드레인 오믹접촉 영역을 자기정열시켜 고성능 HEMT 소자를 제조한다.

公开(公告)号：KR1019940016794A

公开(公告)日：1994-07-25

申请号：KR1019920025329

申请日：1992-12-24

Applicant: 한국전자통신연구원

Inventor： 강상원 ,  조덕호 ,  강진영 ,  김광수

IPC: H01L27/10

Abstract: 본 발명은 실리콘기판 직접접합법 기술을 이용한 디램셀 제조방법에 관한 것으로, 실리콘기판(11)상에 열산화막(12)이 형성된 핸들웨이퍼의 경면과, p
+ 실리콘상에 p
- 실리콘이 형성된 p
- /p
+ 에피웨이퍼(13)의 경면을 직접 접합하는 공정과, 웨이퍼(13)의 p
+ 실리콘을 소정깊이까지 연마한 다음, p
- 와 p
+ 의 농도차이를 이용하여 p
- 와 p
+ 의 계면까지 선택적으로 습식식각하는 공정과, 이어 p
- 실리콘의 소정 깊이까지 연마하여 SOI를 형성하는 공정 및, SOI 상에 반도체메모리소자를 공지의 공정으로 형성하는 공정을 포함하는 SOI 디램셀의 제조방법이다.

公开(公告)号：KR1019940016606A

公开(公告)日：1994-07-23

申请号：KR1019920025030

申请日：1992-12-22

Applicant: 한국전자통신연구원

Inventor： 강성원 ,  강진영

IPC: H01L21/331

Abstract: 본 발명은 진공 또는 대기에서 인접한 두개의 전극 사이에 전계를 인가하여 전자를 방출시키는 유도방출법과 물질의 표면에 임계에너지 이상의 광을 조사하여 전자를 방출시키는 광전효과를 이용한 진공 트랜지스터에 관한 것으로, 광전효과를 이용하는 트랜지스터에 있어서, 소정파장의 광을 방사하는 광소스와, 접지와 연결되고 상기 광소스로부터 조사는 광에 의해 전자를 빈 공간으로 방출하는 방출전과, 구동전원에 의해 전위가 조절되며 상기 방출전극과 격리되고 상기 방출전극으로부터 방출되는 전자를 받아들이는 수전전극을 포함하는 것을 특징으로 하는 진공 트랜지스터 및 그 제조방법이다.

公开(公告)号：KR1019940016448A

公开(公告)日：1994-07-23

申请号：KR1019920025021

申请日：1992-12-22

Applicant: 한국전자통신연구원

Inventor： 안근영 ,  정귀상 ,  강진영

IPC: H01L21/08

Abstract: 본 발명은 표면이 평탄한 박막을 갖는 반도체기판의 제조방법에 관한 것으로, 실리콘기판(21)상에 접착용 박막(23)을 형성하는 공정과, 박막(23)상에 다결정실리콘막(25)을 형성하는 공정과, 다결정 실리콘막(25)의 표면을 평탄화하는 공정과, 평탄화된 표면(26a)를 갖는 다결정 실리콘막(25)상에 반도체기판(27)을 접착한 다음 실리콘기판(21)을 제거하는 공정을 포함하는 평탄한 박막을 갖는 반도체기판의 제조방법.

公开(公告)号：KR1019940004015B1

公开(公告)日：1994-05-10

申请号：KR1019910024516

申请日：1991-12-26

Applicant: 한국전자통신연구원

Inventor： 이해권 ,  이정희 ,  강진영 ,  이용탁

IPC: H01L21/30

Abstract: The method manufactures an ultra thin film GaAs quantum well with vacuum barriers. The method comprises: A) forming a GaAs buffer layer (2) on a silicon gallium arsenide substance (1); B) alternative depositing aluminum arsenide layers (5) and GaAs layers (4) by MBE method; C) sealing the multiquantum well with silicon nitride (6); D) forming the photoresist pattern using masks (8) after coating photoresist (7); E) removing silicon nitride with HF and etching the GaAS layer and AlAs layer in the area of the photoresist pattern; F) and forming the GaAs vacuum barrier quantum wells by etching the AlAs layers between the GaAs layers.

Abstract translation: 该方法制造具有真空屏障的超薄膜GaAs量子阱。 该方法包括：A）在砷化硅镓物质（1）上形成GaAs缓冲层（2）; B）通过MBE方法替代沉积砷化铝层（5）和GaAs层（4）; C）用氮化硅（6）密封多量子阱; D）在涂覆光致抗蚀剂（7）之后，使用掩模（8）形成光致抗蚀剂图案; E）用HF去除氮化硅并在光致抗蚀剂图案的区域中蚀刻GaAS层和AlAs层; F）并通过蚀刻GaAs层之间的AlAs层来形成GaAs真空势垒量子阱。