-
-
公开(公告)号：KR101523738B1
公开(公告)日：2015-06-04
申请号：KR1020100134104
申请日：2010-12-23
Applicant: 한국전자통신연구원
IPC: H04B1/50
CPC classification number: H04B1/001 , H04B1/0021
Abstract: 적어도제1 채널대역및 제2 채널대역을지원하는수신장치에서아날로그신호를수신하는방법으로서, 안테나를통해수신된상기아날로그신호를표본화하는단계, 표본화된신호를 CIC 데시메이션필터에통과시켜데시메이션된신호를생성하는단계, 및데시메이션된신호를채널선택필터에입력하는단계를포함하는, 아날로그신호수신방법이공개된다.
-
公开(公告)号：KR101378299B1
公开(公告)日：2014-03-27
申请号：KR1020100038681
申请日：2010-04-26
Applicant: 한국전자통신연구원
Abstract: 본 발명은 감소된 전력 소모량 및 잡음과 간단한 구조를 가질 수 있는 완전디지털 위상고정루프에 관한 것으로, 주파수 설정 워드값과 디지털 제어 발진기(Digital Controlled Oscillator, DCO) 클럭의 위상을 누산하고 기준 클럭과 리타임드클럭간의 미세위상차를 검출하는 위상 카운터; 상기 기준 클럭과 상기 리타임드클럭간의 미세위상차에 따라 상기 주파수 설정 워드와 상기 디지털 제어 발진기 클럭의 위상차를 보상하여 디지털 위상 에러값을 검출하는 위상 검출기; 상기 디지털 위상 에러값을 필터링하고 위상 고정 루프 동작 특성을 제어하는 디지털 루프 필터; 상기 디지털 루프 필터의 출력이 일정해지는 시점을 검출하여 락 지시신호를 발생하는 락 검출기; 상기 락 지시신호에 따라 동작 모드를 전환하면서, 상기 디지털 루프 필터의 출력에 따라 상기 디지털 제어 발진기 클럭의 주파수가 가변되는 디지털 제어 발진기; 및 상기 디지털 제어 발진기 클럭을 낮은 주파수로 리타임드한 상기 리타임드클럭을 발생하는 리타임드클럭 생성기를 포함할 수 있다.
-
公开(公告)号：KR1020130134843A
公开(公告)日：2013-12-10
申请号：KR1020120058672
申请日：2012-05-31
Applicant: 한국전자통신연구원
IPC: G01S7/03
CPC classification number: G01S13/02 , G01S7/032 , G01S13/726 , G01S13/878 , G01S13/92 , G01S7/03 , G01S7/28 , G01S7/282 , G01S7/285 , G01S7/35 , G01S13/34 , H03B19/12 , H04B1/40 , H04B7/10
Abstract: The present invention relates to a multiplex transmitter and receiver radar system, which may have a high integrated, miniaturized, and low power design by applying an injection lock method to a reference signal source and generating necessary signals for the transmitters and the receivers. As such, in a multiplex transmitter and receiver radar system using at least one receiver and transmitter, the multiplex transmitter and receiver radar system according to an embodiment of the present invention generates multiple signal sources synchronized with a phase using a reference signal source generated by one of the transmitters and provides each of the generated multiple signal sources to at least one receiver and a different transmitter. [Reference numerals] (100) First transmitter;(110) Second transmitter;(120) Receiver;(130) Target;(AA) Control block
Abstract translation: 本发明涉及一种多路发射机和接收机雷达系统，其可以通过向参考信号源应用注入锁定方法并为发射机和接收机产生必要的信号而具有高集成度，小型化和低功率设计。 因此，在使用至少一个接收机和发射机的多路复用发射机和接收机雷达系统中，根据本发明的实施例的多路复用发射机和接收机雷达系统使用由一个所产生的参考信号源产生与相位同步的多个信号源 并将所产生的多个信号源中的每一个提供给至少一个接收机和不同的发射机。 （附图标记）（100）第一发射机;（110）第二发射机;（120）接收机;（130）目标;（AA）控制块
-
公开(公告)号：KR1020130082422A
公开(公告)日：2013-07-19
申请号：KR1020120075612
申请日：2012-07-11
Applicant: 한국전자통신연구원
CPC classification number: H04B1/06 , H03H9/17 , H03H9/64 , H04B1/0014
Abstract: PURPOSE: A subsampling receiver using an inter-block RF off-chip filter is provided to digitally process noise signals adjacent to a desired signal. CONSTITUTION: An RF front end part (400) attenuates noise and an interference signal except for a band signal by filtering an amplified signal with a band pass filter again. An analog-digital converter (510) converts an analog signal outputted from the RF front end part into a digital signal in a DC frequency band or an intermediate frequency band. A signal processor (520) digitally pre-processes the digital signal outputted from the analog-digital converter and demodulates the digital signal. A detection and adjustment unit (550) detects a mismatch between channel data of the digital signal outputted from the signal processor and adjusts the phases of clock signals.
Abstract translation: 目的：提供使用块间RF片外滤波器的子采样接收机，以数字处理与期望信号相邻的噪声信号。 构成：RF前端部分（400）通过再次通过带通滤波器对放大信号进行滤波来衰减噪声和除频带信号之外的干扰信号。 模拟数字转换器（510）将从RF前端部分输出的模拟信号转换为DC频带或中频带的数字信号。 信号处理器（520）对从模拟数字转换器输出的数字信号进行数字预处理并解调数字信号。 检测和调整单元（550）检测从信号处理器输出的数字信号的通道数据之间的失配并调整时钟信号的相位。
-
Patent Agency Ranking
公开(公告)号：KR1020130075567A
公开(公告)日：2013-07-05
申请号：KR1020110143968
申请日：2011-12-27
Applicant: 한국전자통신연구원
CPC classification number: H04B1/0017 , H04B1/0021
Abstract: PURPOSE: A digital front end receiver using a DC offset compensation technique is provided to perform the digital modulation of an RF receiver by implementing a digital front end with digital logic. CONSTITUTION: A DC offset compensation unit (120) removes DC offset elements from a signal inputted from a digital mixer to output the same. A cascaded integrator-comb (CIC) decimation filter (130) reduces a sampling rate of a signal inputted from the DC offset compensation unit to output the same. The DC offset compensation unit calculates the receiving signal average of the number of samples. The DC offset compensation unit estimates the DC offset elements included in a receiving signal.
Abstract translation: 目的：提供使用DC偏移补偿技术的数字前端接收器，通过实现具有数字逻辑的数字前端来执行RF接收机的数字调制。 构成：直流偏移补偿单元（120）从数字混频器输入的信号中去除直流偏移元件以输出。 级联积分梳（CIC）抽取滤波器（130）降低从DC偏移补偿单元输入的信号的采样率以输出。 DC偏移补偿单元计算采样数的接收信号平均值。 DC偏移补偿单元估计包括在接收信号中的DC偏移元素。
-
公开(公告)号：KR101231739B1
公开(公告)日：2013-02-08
申请号：KR1020090027316
申请日：2009-03-31
Applicant: 한국전자통신연구원
Abstract: 본 발명은 선택적 주파수 위상변환기를 이용한 간섭신호 제거장치 및 방법에 관한 것이다. 본 발명에 의한 선택적 주파수 위상변환기를 이용한 간섭신호 제거장치는, 수신된 RF신호의 위상을 변환하여 서로 180도의 위상차가 나는 제1신호와 제2 신호로 차동출력하는 제1위상변환기; 상기 제1신호를 입력받아 특정 주파수 대역의 신호의 위상을 선택적으로 변환시키는 제2위상변환기; 상기 제2신호를 입력받아 특정 주파수 대역의 신호의 위상을 선택적으로 변환시키는 제3위상변환기; 상기 제2위상변환기의 출력과 상기 제3위상변환기의 출력 사이의 신호 지연시간을 보정하는 타이밍제어기; 및 상기 선택적으로 주파수 위상변환되고, 지연시간이 보정된 두 신호를 더하는 덧셈기를 포함하며, 상기 제2 및 제3위상변환기는 특정 주파수 대역의 신호의 위상이 서로 180도 위상차이가 나지 않도록 제1 및 제2신호를 각각 위상변환하는 것을 특징으로 한다.
선택적 주파수 위상변환기, 간섭신호, 차동출력-
公开(公告)号：KR101220173B1
公开(公告)日：2013-01-11
申请号：KR1020090023897
申请日：2009-03-20
Applicant: 한국전자통신연구원
Abstract: 본 발명은, 발진기에서 원하는 출력 주파수를 얻기 위해 입력해주는 비트값인 주파수 채널 워드 명령값(FCW) 및 프로그래머블 분주기의 최소 분주비(n : n은 상수)가 설정된 주파수 보정 루프에 있어서, 입력되는 제어비트에 따라 출력 주파수를 조절하는 발진기(Oscillator)와, 상기 발진기의 출력 주파수를 분주하며, 분주비가 가변되는 프로그래머블 분주기와, 상기 프로그래머블 분주기의 출력신호 및 기준 주파수를 입력받아 상기 기준 주파수의 한주기 동안에 상기 분주기의 출력 신호의 클럭수를 측정하여 출력하는 카운터부, 및 상기 채널 워드 명령값을 상기 최소 분주비로 나눈 값의 정수값인 기준 비교값(p)에서 상기 카운터부에서 출력되는 클럭수를 뺀 값을 상기 발진기의 제어비트로 출력하는 주파수 검출기를 포함하며, 상기 프로그래머블 분주기는 상기 카운터부에서 출력되는 클럭수를 피드백받아 상기 발진기의 출력신호에 대한 분주비를 정하는 것을 특징으로 하는 주파수 보정루프를 제공할 수 있다.
발진기(oscillator), 분주기(divider), 카운터(counter)-
公开(公告)号：KR1020120072216A
公开(公告)日：2012-07-03
申请号：KR1020100134050
申请日：2010-12-23
Applicant: 한국전자통신연구원
IPC: H03M1/66
CPC classification number: H03M1/0653 , H03M1/685 , H03M1/747
Abstract: PURPOSE: A digital analog converter and a method for correcting a current source of the digital analog converter are provide to reduce an area of circuit by digitizing the most of a circuit for correcting a digital analog converter. CONSTITUTION: A current comparator(120) compares currents from two current sources(110) by receiving addresses of the two current sources from a comparison signal generator(160). A group address, which is arranged according to the size of the current from the current source bound in a group, is saved in a group array register(140). The address, which is arranged according to the size of the current from the current source, is saved in the unit array register. An non-group register(170) stores a grouped address by receiving the address from the group array register and the unit array register. An RAM data generator(180) generates a mapping table stored in mapping memory(190). A comparison signal generator generates a control signal. A array controller(130) arrays the address of the current source.
Abstract translation: 目的：数字模拟转换器和用于校正数字模拟转换器的电流源的方法通过数字化用于校正数字模拟转换器的电路的大部分来减小电路的面积。 构成：电流比较器（120）通过从比较信号发生器（160）接收两个电流源的地址来比较来自两个电流源（110）的电流。 组地址，其被按照组中的当前源的当前源的大小进行排列，被保存在组数组寄存器（140）中。 根据当前源的电流大小排列的地址保存在单元阵列寄存器中。 非组寄存器（170）通过从组阵列寄存器和单元阵列寄存器接收地址来存储分组地址。 RAM数据生成器（180）生成存储在映射存储器（190）中的映射表。 比较信号发生器产生控制信号。 阵列控制器（130）对当前源的地址进行排列。
-
公开(公告)号：KR1020110070709A
公开(公告)日：2011-06-24
申请号：KR1020100035946
申请日：2010-04-19
Applicant: 한국전자통신연구원
IPC: H03M1/38
CPC classification number: H03M1/0621 , H03M1/002 , H03M1/18 , H03M1/38 , H03M2201/2233 , H03M2201/615 , H03M2201/62 , H03M2201/63
Abstract: PURPOSE: A successive approximation analog-digital converter is provided to have very strong feature to process change, by performing an analog-digital conversion operation by comprising a minimum number of capacitors. CONSTITUTION: A reference current supply part(210) supplies a reference current. A signal storage part(220) stores a reference signal and an input signal. The reference signal is generated by charging the reference current. The input signal is inputted from the outside. A comparison part(230) compares the reference signal with the input signal. A control part(240) generates a digital output signal. The control part controls the reference current supply part. The amount of the reference current supplied to the signal storage part is changed in proportion to a binary code.
Abstract translation: 目的：提供逐次逼近模拟 - 数字转换器以具有非常强大的处理变化的特征，通过包括最小数量的电容器执行模数转换操作。 构成：参考电流供应部分（210）提供参考电流。 信号存储部分（220）存储参考信号和输入信号。 通过对参考电流充电来产生参考信号。 输入信号从外部输入。 比较部分（230）将参考信号与输入信号进行比较。 控制部（240）产生数字输出信号。 控制部控制参考电流供给部。 提供给信号存储部分的参考电流的量与二进制码成比例地改变。
-
-
-
-
-
-
-
-
-
Search Results
276
records
(took 0.122 seconds)
