-
公开(公告)号：KR100216537B1
公开(公告)日：1999-08-16
申请号：KR1019960066257
申请日：1996-12-16
Applicant: 한국전자통신연구원
IPC: H01L21/76
Abstract: 본 발명은 높은 항복전압을 갖는 고전압 전력소자에서 문제점으로 지적되는 낮은 집적도와 스탭 커버리지를 향상시킬 수 있는 전력집적회로를 제공하기 위해 고전압 전력집적 회로영역은 두거운 필두산화막이, 저전압 영역인 제어회로 집적영역은 얇은 필드산화막이 형성되는 이중 LOCOS 격리기술을 적용하여 제조되었다.
따라서 본 발명에 따른 절력집적회로는 스마트(smart)고전압 전력 집적회로에 이용하면 집적도 및 스탭 커버리지의 문제점을 동시에 해결할 수 있다.-
公开(公告)号：KR100212466B1
公开(公告)日：1999-08-02
申请号：KR1019960063150
申请日：1996-12-09
Applicant: 한국전자통신연구원
IPC: H01L27/02
Abstract: 안티퓨즈 소자가 FPGA (Field Programmable Gate Array)에 응용되기 위해서는 프로그래밍 되기 전에는 높은 저항값, 프로그래밍 된 후에는 낮은 저항값을 유지해야 되며, 또한 가능한 한 짧은 프로그래밍 시간 및 적절한 프로그래밍 전압을 가져야 한다. 본 발명에서는 상기의 제반 조건들을 만족시키기 위한 새로운 안티퓨즈의 제조방법을 제안하는데 그 방법으로는 금속 필라멘트가 형성될 활성층으로 종래의 비정질 실리콘-게르마늄을 사용함으로써, 안티퓨즈 소자의 프로그래밍 에너지를 저하시킬 수 있다. 이것은 비정질 실리콘보다 비정질 실리콘-게르마늄의 열적 버질 (thermal budget : recrystallization and melting)이 낮기 때문이다. 또한, 본 발명에서는 안티퓨즈 소자의 얇은 산화막을 비정질 실리콘-케르마늄 위에 형성함으로써, 안티퓨즈의 누설전류를 향상시킬 수 있으며 보론나이트라이트(boron-nitride)층을 형성하여 절연막에 전도경로(conductive path)를 만들어서 불순물이 쉽게 비정질 실리콘-게르마늄에 확산되어 프로그래밍 후의 소자의 저항값을 개선할 수 있다.
-
公开(公告)号：KR1019990034065A
公开(公告)日：1999-05-15
申请号：KR1019970055546
申请日：1997-10-28
Applicant: 한국전자통신연구원
IPC: H01L21/02
Abstract: 본 발명은 MOS 전력 소자의 제조 방법에 관한것으로서 높은 항복 전압을 갖는 고전압 전력 소자에서 문제점으로 지적되는 채널과 드리프트 영역의 높은 온 저항값을 감소시킬 수 있는 전력 소자의 구조 및 소자의 제작 방법을 제시하였는데 그 방법은 드리프트 영역 표면에 얇은 P층을 새로운 방법으로 형성시켜 소오스와 연결시킨 이중 RESURF원리를 이용함으로써 온 저항값을 크게 개선할 수 있으며, 더욱이 P층 위에 기존의 로코스를 이용한 필드 산화막의 형성 대신에 CVD경사 식각방법을 이용함에 따라 P층의 농도 및 접합 깊이 조절이 용이하며 따라서 온 저항, 항복 전압 및 스텝 커버러지도 향상시킨다.
-
公开(公告)号：KR100170184B1
公开(公告)日：1999-03-30
申请号：KR1019950050523
申请日：1995-12-15
Applicant: 한국전자통신연구원
IPC: H01L21/28
Abstract: 본 발명은 평면형 안티퓨즈 소자의 제조방법에 관한 것으로, 실리콘 기판 위에 산화막을 형성하는 제1단계와; 상기 제1단계의 산화막 위에 실리콘 -게르마늄 및 실리콘을 형성한 후, 이온주입 방법으로 도핑하는 제2 단계와; 상기 제2단계의 실리콘-게르마늄 및 실리콘을 광 리소그래피와 식각 공정으로 패터닝하여 안티퓨즈 소자의 활성영역을 형성하는 제3단계와; 상기 제3단계의 안티퓨즈 소자의 활성영역이 형성된 구조 위에 층간 절연막을 증착한 후, 광 리소그래피와 식각 공정으로 전극 접촉구멍을 형성하는 제4단계와; 상기 제4단계 수행 후 고압 산화공정을 이용하여 전극 접촉구멍의 노출된 실리콘을 연산화시켜 산화막을 형성하는 제5단계와; 상기 제5단계의 산화막이 형성된 구조 위에 금속 박막을 증착한 후, 광 리소그래피와 식각 공정을 이용하여 금속 전극을 형성하는 제6단계를 포함하여 이루어지어, 안티퓨즈 소자의 저 에너지 구동을 실현하고, 아울러 소자의 신뢰성 및 균일도를 개선시키고 전기적 특성을 항상 시킴으로써 안티퓨즈 소자의 프래그래밍 전압 특성을 크게 개선 할 수 있는 효과가 있다.
-
公开(公告)号：KR1019970054500A
公开(公告)日：1997-07-31
申请号：KR1019950053646
申请日：1995-12-21
Applicant: 한국전자통신연구원
IPC: H01L29/786
Abstract: 본 발명은 다결정 실리콘 박막 트랜지스터의 제조방법에 관한 것으로써, 절연 기판의 상부에 진성 비정질 실리콘 박막을 증착하고 활성영역을 한정하도록 상기 진성 비정질 실리콘 박막을 패터닝하는 공정과, 상기 패터닝된 비정질 실리콘 박막을 저온에서 상압 이상의 고압 산소(O
2 )분위기로 열처리하여 다결정 실리콘 박막으로 상 변환시킴과 동시에 표면을 산화시켜 게이트 산화막 형성하는 공정과, 상기 게이트 산화막의 상부에 다결정 실리콘을 증착한 후 패터닝하여 게이트 전극을 형성하는 공정과, 상기 게이트 전극 양측의 다결정 실리콘 박막에 불순물을 주입하여 소스 및 드레인 영역을 형성하고 채널영역을 한정하는 공정과, 양측의 다결정 실리콘 박막에 불순물을 주입하여 소스 및 드레인영역을 형성하고 채널영역을 한정하는 공정과, 상 게이트 산화막 및 게이트 전극의 상부에 층간산화막을 증착하고 상기 소스 및 드레인 영역이 노출되도록 상기 게이트 산화막과 층간산화막의 소정 부분을 제거하여 접촉 구멍을 형성하는 공정과, 상기 소스 및 드레인영역과 접촉되게 접촉 구멍을 채우도록 금속 전극을 형성하는 공정을 구비한다.
따라서, 비정질 실리콘의 고상 결정화를 위한 열처리 시간을 단축하므로 다결정 실리콘 박막 및 다결정 실리콘 박막 트랜지스터의 생산성을 향상시킬 뿐만 아니라 다결정 실리콘 결정립 크기를 균일하게 하여 박막 트랜지스터의 동작 전압을 감소시킬 수 있으며, 또한, 게이트 산화막을 열산화 방법으로 형성하므로 절연 특성 및 계면 특성이 양호하여 소자의 문턱 전압을 감소시킬 수 있으며 비정질 실리콘의 고상 결정화 및 게이트 산화막을 단 한번의 공정에 의해 이루어지기 때문에 제조 생산성과 공정의 안정성을 향상시킬 수 있다.-
Patent Agency Ranking
-
公开(公告)号：KR102013226B1
公开(公告)日：2019-08-22
申请号：KR1020120130550
申请日：2012-11-16
Applicant: 한국전자통신연구원 , 단국대학교 산학협력단
IPC: H01L29/739 , H01L29/66 , H01L21/31
-
公开(公告)号：KR101764314B1
公开(公告)日：2017-08-04
申请号：KR1020110108577
申请日：2011-10-24
Applicant: 한국전자통신연구원
CPC classification number: H04R19/005 , H01L2224/48091 , H01L2224/48137 , H01L2924/15151 , H04R19/04 , H04R31/00 , Y10T29/49005 , H01L2924/00014
Abstract: 패키징공정에서쉽게발생하는진동판의손상을억제하고, 안정적인구조를가지는음향센서및 그제조방법이제공된다. 본발명의일 실시예에의한음향센서의제조방법은, 기판상부에하부전극을형성하고, 상기하부전극에에칭홀을형성하고, 상기에칭홀이형성된하부전극상부에희생층을형성하고, 상기희생층상부에진동판을결합하여음향센서부를형성하는단계, 상기음향센서부의기판하부가음압입력홀을통해외부에노출되도록상기음압입력홀이형성된인쇄회로기판에결합하는단계, 상기인쇄회로기판상에상기음향센서부를덮는덮개를부착하는단계, 상기음향센서부의기판을식각하여음향챔버를형성하는단계및 상기희생층을제거하는단계를포함한다.
-
公开(公告)号：KR101739911B1
公开(公告)日：2017-05-26
申请号：KR1020110036187
申请日：2011-04-19
Applicant: 한국전자통신연구원
IPC: H02P6/10
Abstract: 아날로그연산에의해역기전력을계산하는전처리부를구비한전동기제어장치가제공된다. 그러한전동기제어장치는오프셋보상부및 역기전력계측부를포함할수 있다. 오프셋보상부는전동기로부터 3상전류신호를수신하고, 그것의오프셋을보상한다. 역기전력계측부는상기보상된전류신호및 전동기로부터의 3상전압신호를수신하고, 아날로그연산에의해상기수신된전류신호및 전압신호에대응하는역기전력을계산하여제공한다.
Abstract translation: 提供了一种电动机控制装置，其包括用于通过模拟计算来计算反电动势的预处理部分。 这种电动机控制设备可以包括偏移补偿部分和反电动势测量部分。 偏移补偿部分接收来自电机的三相电流信号并补偿其偏移。 反电动势测量单元从电机接收补偿电流信号和三相电压信号，并通过模拟计算来计算并提供与接收的电流信号和电压信号相对应的反电动势。
-
公开(公告)号：KR101681948B1
公开(公告)日：2016-12-06
申请号：KR1020110089637
申请日：2011-09-05
Applicant: 한국전자통신연구원
IPC: H03M1/46
CPC classification number: H03M1/462
Abstract: 본발명에서는클럭딜레이를해당비트마다다르게적용하고, SAR Conversion 시간을감소시킬수 있다. 이를위한아날로그-디지털변환장치는클럭신호를발생시키는클럭발생, 제어신호에따라상기클럭신호를제1 지연시간만큼지연시킨제1 클럭신호내지제K 지연시간만큼지연시킨제K 클럭신호(K는 1보다크고 N보다작거나같은양의정수) 중하나의신호출력하는클럭딜레이조절부, 상기아날로그신호및 레퍼런스전압을입력받고, 두값의차이를출력하는 Capacitive 디지털-아날로그변환부, 상기클럭딜레이조절부의출력에응답하여상기 Capacitive 디지털-아날로그변환부의출력이 0인지, 양수인지또는음수인지여부를판단하는비교부, 및상기클럭딜레이조절부의출력에응답하여상기비교부의출력을수신하여상기 Capacitive 디지털-아날로그변환부에전달하고, 축차근사동작을수행하여상기 N비트디지털신호를출력하는 SAR논리부를포함한다. 상기와같은구성에따르면, SAR Conversion 시간을감소시킬수 있다. 또한, 본발명은추가적인전력이나면적소모없이동작속도를향상시킬수 있다.
Abstract translation: 本发明构思涉及一种模数转换器。 模拟数字转换器包括产生时钟信号的时钟产生单元; 时钟延迟调整单元，根据控制信号将第一时钟信号中的一个输出到第K个时钟信号; 输出模拟信号和参考信号之间的差的电容数字 - 模拟转换单元; 比较单元，响应于时钟延迟调整单元的输出，判定电容数字 - 模拟转换单元的输出是0，正数还是负数; 以及SAR逻辑单元，响应于时钟延迟调整单元的输出，将比较单元的输出传送到电容数字 - 模拟转换单元，并执行逐次逼近操作以输出N位数字信号。
-
-
-
-
-
-
-
-
-
Search Results
494
records
(took 0.021 seconds)
