中科微点-全球专利检索

  1. Login
  2. Sign Up

Search Results

38 records (took 0.016 seconds)

    Gate-Dielektrikum aus Nitrid für Graphen-Mosfet
    13.
    发明专利
    Gate-Dielektrikum aus Nitrid für Graphen-Mosfet 未知

    公开(公告)号：DE112012000689T5

    公开(公告)日：2013-10-31

    申请号：DE112012000689

    申请日：2012-03-08

    Applicant: IBM

    Inventor： NEUMAYER DEBORAH A ,  AVOURIS PHAEDON ,  ZHU WENJUAN

    IPC: H01L29/68 ,  H01L21/04

    Abstract: Eine Halbleiterstruktur, die ein Substrat; eine Graphenschicht auf dem Substrat; eine Source-Elektrode und eine Drain-Elektrode auf der Graphenschicht beinhaltet, wobei sich die Source-Elektrode und die Drain-Elektrode in einem festgelegten Abstand voneinander entfernt befinden; sowie eine Nitridschicht auf der Graphenschicht zwischen der Source-Elektrode und der Drain-Elektrode; und eine Gate-Elektrode auf der Nitridschicht, wobei die Nitridschicht ein Gate-Dielektrikum für die Gate-Elektrode ist.

    Graphene channel-based devices and methods for fabrication thereof
    14.
    发明专利
    Graphene channel-based devices and methods for fabrication thereof 未知

    公开(公告)号：GB2493238A

    公开(公告)日：2013-01-30

    申请号：GB201208558

    申请日：2011-04-26

    Applicant: IBM

    Inventor： CHEN KUAN-NENG ,  LIN YU-MING ,  AVOURIS PHAEDON ,  FARMER DAMON BROOKS

    IPC: H01L21/822 ,  B82Y10/00 ,  H01L27/06 ,  H01L27/12 ,  H01L29/16 ,  H01L29/786

    Abstract: Graphene-channel based devices and techniques for the fabrication thereof are provided. In one aspect, a semiconductor device includes a first wafer having at least one graphene channel formed on a first substrate, a first oxide layer surrounding the graphene channel and source and drain contacts to the graphene channel that extend through the first oxide layer; and a second wafer having a CMOS device layer formed in a second substrate, a second oxide layer surrounding the CMOS device layer and a plurality of contacts to the CMOS device layer that extend through the second oxide layer, the wafers being bonded together by way of an oxide-to-oxide bond between the oxide layers. One or more of the contacts to the CMOS device layer are in contact with the source and drain contacts. One or more other of the contacts to the CMOS device layer are gate contacts for the graphene channel.

    15.
    发明专利
    未知

    公开(公告)号：AT526690T

    公开(公告)日：2011-10-15

    申请号：AT01272504

    申请日：2001-12-21

    Applicant: IBM

    Inventor： AVOURIS PHAEDON ,  COLLINS PHILIP ,  MARTEL RICHARD

    IPC: B82B3/00 ,  H01L51/00 ,  B82Y10/00 ,  H01L21/00 ,  H01L21/82 ,  H01L29/06 ,  H01L29/15 ,  H01L29/16 ,  H01L29/78 ,  H01L29/786 ,  H01L51/05 ,  H01L51/30

    Abstract: A method is provided for forming a device. The method provides a substrate, and provides a plurality of nanotubes in contact with the substrate. The method comprises depositing metal contacts on the substrate, wherein the metal contacts are in contact with a portion of at least one nanotube. The method further comprises selectively breaking the at least one nanotube using an electrical current, removing the metal contacts, cleaning a remaining nanotube, and depositing a first metal contact in contact with a first end of the nanotube and a second metal contact in contact with a second end of the nanotube.

    Halbleiterstruktur mit Gate-Dielektrikum aus Nitrid und Verfahren zum Bilden der Halbleiterstruktur
    16.
    发明专利
    Halbleiterstruktur mit Gate-Dielektrikum aus Nitrid und Verfahren zum Bilden der Halbleiterstruktur 未知

    公开(公告)号：DE112012000689B4

    公开(公告)日：2016-02-18

    申请号：DE112012000689

    申请日：2012-03-08

    Applicant: IBM

    Inventor： NEUMAYER DEBORAH A ,  AVOURIS PHAEDON ,  ZHU WENJUAN

    IPC: H01L29/68 ,  H01L21/336 ,  H01L29/16

    Abstract: Halbleiterstruktur, aufweisend: ein Substrat; eine Graphenschicht auf dem Substrat; eine Source-Elektrode und eine Drain-Elektrode auf der Graphenschicht, wobei sich die Source-Elektrode und die Drain-Elektrode in einem festgelegten Abstand voneinander entfernt befinden; eine Nitridschicht auf der Graphenschicht zwischen der Source-Elektrode und der Drain-Elektrode, wobei es sich bei der Nitridschicht um Hafniumnitrid oder Zirconiumnitrid handelt, wobei die Nitridschicht in direktem Kontakt mit der Graphenschicht steht; und eine Gate-Elektrode auf der Nitridschicht, wobei die Nitridschicht ein Gate-Dielektrikum für die Gate-Elektrode ist.

    Einheiten auf der Grundlage von Graphenkanälen und Verfahren zu deren Fertigung
    17.
    发明专利
    Einheiten auf der Grundlage von Graphenkanälen und Verfahren zu deren Fertigung 未知

    公开(公告)号：DE112011100907T5

    公开(公告)日：2013-01-03

    申请号：DE112011100907

    申请日：2011-04-26

    Applicant: IBM

    Inventor： FARMER DAMON BROOKS ,  CHEN KUAN-NENG ,  LIN YU-MING ,  AVOURIS PHAEDON

    IPC: H01L27/085 ,  B82Y10/00 ,  H01L21/336 ,  H01L21/58 ,  H01L21/822 ,  H01L25/04 ,  H01L27/12 ,  H01L29/78 ,  H01L29/786

    Abstract: Es werden Einheiten auf der Grundlage von Graphenkanälen und Techniken zu deren Fertigung bereitgestellt. In einem Aspekt beinhaltet eine Halbleitereinheit einen ersten Wafer, der zumindest einen Graphenkanal, der auf einem ersten Substrat ausgebildet ist, eine erste Oxidschicht, die den Graphenkanal umgibt, und Source- und Drain-Kontakte zu dem Graphenkanal, die sich durch die erste Oxidschicht erstrecken, aufweist; und einen zweiten Wafer, der eine CMOS-Einheitenschicht, die in einem zweiten Substrat ausgebildet ist, eine zweite Oxidschicht, die die CMOS-Einheitenschicht umgibt, und eine Vielzahl von Kontakten zu der CMOS-Einheitenschicht, die sich durch die zweite Oxidschicht erstrecken, aufweist, wobei die Wafer durch eine Oxid-Oxid-Bindung zwischen den Oxidschichten miteinander verbunden sind. Einer oder mehrere der Kontakte zu der Cain-Kontakten in Kontakt. Bei einem oder mehreren der Kontakte zu der CMOS-Einheitenschicht handelt es sich um Gate-Kontakte für den Graphenkanal.

    Self-aligned nanotube field effect transistor and method of fabricating same
    20.
    发明专利
    Self-aligned nanotube field effect transistor and method of fabricating same 未知

    公开(公告)号：AU2003224668A8

    公开(公告)日：2003-10-08

    申请号：AU2003224668

    申请日：2003-02-19

    Applicant: IBM

    Inventor： WONG HON-SUM PHILIP ,  COLLINS PHILIP G ,  AVOURIS PHAEDON ,  MARTEL RICHARD ,  APPENZELLER JOERG ,  CHAN KEVIN K

    IPC: H01L51/00 ,  H01L51/05 ,  H01L51/30 ,  H01L29/51 ,  H01L51/20

    Abstract: A carbon-nanotube field transistor semiconductor device, comprising: a vertical carbon-nanotube (508) wrapped in a dielectric material (511); a source formed at a first side of the carbon-nanotube; a drain (515) formed on a second side of the carbon-nanotube; a bilayer nitride complex through which a band strap of each of the source and the drain is formed connecting the carbon-nanotube wrapped in the dielectric material to the source and the drain; and a gate (512) formed substantially over a portion of the carbon-nanotube. Further disclosed are methods for forming the following self-aligned carbon-nanotube field effect transistor: A self-aligned carbon-nanotube field effect transistor semiconductor device comprises a carbon-nanotube deposited on a substrate, a source and a drain formed at a first end and a second end of the carbon-nanotube, respectively, and a gate formed substantially over a portion of the carbon-nanotube, separated from the carbon-nanotube by a dielectric film.

Patent Agency Ranking