公开(公告)号：EP1872409A4

公开(公告)日：2009-12-30

申请号：EP06750619

申请日：2006-04-19

Applicant: IBM

Inventor： ZHU WENJUAN ,  CHUDZIK MICHAEL P ,  GLUSCHENKOV OLEG ,  PARK DAE-GYU ,  SEKIGUCHI AKIHISA

IPC: H01L29/78 ,  H01L21/28 ,  H01L21/336 ,  H01L29/51

CPC classification number: H01L21/28185 ,  H01L21/28097 ,  H01L21/28229 ,  H01L21/823857 ,  H01L29/4966 ,  H01L29/4975 ,  H01L29/517

公开(公告)号：DE112012000689T5

公开(公告)日：2013-10-31

申请号：DE112012000689

申请日：2012-03-08

Applicant: IBM

Inventor： NEUMAYER DEBORAH A ,  AVOURIS PHAEDON ,  ZHU WENJUAN

IPC: H01L29/68 ,  H01L21/04

Abstract: Eine Halbleiterstruktur, die ein Substrat; eine Graphenschicht auf dem Substrat; eine Source-Elektrode und eine Drain-Elektrode auf der Graphenschicht beinhaltet, wobei sich die Source-Elektrode und die Drain-Elektrode in einem festgelegten Abstand voneinander entfernt befinden; sowie eine Nitridschicht auf der Graphenschicht zwischen der Source-Elektrode und der Drain-Elektrode; und eine Gate-Elektrode auf der Nitridschicht, wobei die Nitridschicht ein Gate-Dielektrikum für die Gate-Elektrode ist.

公开(公告)号：CA2828276A1

公开(公告)日：2012-09-27

申请号：CA2828276

申请日：2012-03-08

Applicant: IBM

Inventor： AVOURIS PHAEDON ,  NEUMAYER DEBORAH A ,  ZHU WENJUAN

IPC: H01L21/336 ,  H01L29/78

Abstract: A semiconductor structure which includes a substrate; a graphene layer on the substrate; a source electrode and a drain electrode on the graphene layer, the source electrode and drain electrode being spaced apart by a predetermined dimension; a nitride layer on the graphene layer between the source electrode and drain electrode; and a gate electrode on the nitride layer, wherein the nitride layer is a gate dielectric for the gate electrode.

公开(公告)号：DE102012222116A1

公开(公告)日：2013-08-14

申请号：DE102012222116

申请日：2012-12-04

Applicant: IBM

Inventor： DIMITRAKOPOULOS CHRISTOS D ,  FARMER DAMON B ,  GRILL ALFRED ,  LIN YU-MING ,  NEUMAYER DEBORAH A ,  PFEIFFER DIRK ,  ZHU WENJUAN

IPC: H01L29/786 ,  H01L21/20 ,  H01L29/16

Abstract: Auf einer Oberseite einer Graphenschicht wird eine Siliciumnitridschicht bereitgestellt, und dann wird auf einer Oberseite der Siliciumnitridschicht eine Hafniumdioxidschicht bereitgestellt. Die Siliciumnitridschicht wirkt als ein Benetzungsmittel für die Hafniumdioxidschicht und verhindert dadurch die Bildung von diskontinuierlichen Hafniumdioxidsäulen über der Graphenschicht. Die Siliciumnitridschicht und die Hafniumdioxidschicht, die zusammen ein Doppelschicht-Gate-Dielektrikum mit geringer äquivalenter Oxiddicke (EOT) bilden, weisen über der Graphenschicht eine kontinuierliche Morphologie auf.

公开(公告)号：DE102013200214A1

公开(公告)日：2013-08-01

申请号：DE102013200214

申请日：2013-01-10

Applicant: IBM

Inventor： ZHU WENJUAN

IPC: H01L29/775 ,  B82B1/00 ,  B82B3/00 ,  H01L21/335

Abstract: Halbleiter-Nanoeinheiten, wie z. B. Nanosonden- und Nanoknife-Einheiten, die unter Verwendung von Graphen-Dünnschichten, die zwischen offenen Ausnehmungen einer Halbleiterstruktur eingehängt sind, gebaut sind. Die eingehängten Graphen-Dünnschichten dienen als elektromechanische Membranen, die sehr dünn gemacht werden können, mit Dicken von einem oder wenigen Atomen, um die Empfindlichkeit und Zuverlässigkeit von Halbleiter-Nanosonden- und Nanoknife-Einheiten stark zu verbessern.

公开(公告)号：GB2499311B

公开(公告)日：2014-12-17

申请号：GB201300509

申请日：2013-01-11

Applicant: IBM

Inventor： DIMITRAKOPOULOS CHRISTOS ,  GRILL ALFRED ,  NEUMAYER DEBORAH ANN ,  PFEIFFER DIRK ,  ZHU WENJUAN ,  FARMER DAMON BROOKS ,  LIN YU-MING

IPC: H01L29/786 ,  B82Y40/00 ,  H01L21/02 ,  H01L29/16 ,  H01L29/66

Abstract: A silicon nitride layer is provided on an uppermost surface of a graphene layer and then a hafnium dioxide layer is provided on an uppermost surface of the silicon nitride layer. The silicon nitride layer acts as a wetting agent for the hafnium dioxide layer and thus prevents the formation of discontinuous columns of hafnium dioxide atop the graphene layer. The silicon nitride layer and the hafnium dioxide layer, which collectively form a low EOT bilayer gate dielectric, exhibit continuous morphology atop the graphene layer.

公开(公告)号：GB2499311A

公开(公告)日：2013-08-14

申请号：GB201300509

申请日：2013-01-11

Applicant: IBM

Inventor： DIMITRAKOPOULOS CHRISTOS ,  GRILL ALFRED ,  NEUMAYER DEBORAH ANN ,  PFEIFFER DIRK ,  ZHU WENJUAN ,  FARMER DAMON BROOKS ,  LIN YU-MING

IPC: H01L29/786 ,  B82Y40/00 ,  H01L21/02 ,  H01L29/16 ,  H01L29/66

Abstract: A silicon nitride layer 16 is provided on an uppermost surface of a graphene layer 14 and then a hafnium dioxide layer 18 is provided on an uppermost surface of the silicon nitride layer. The silicon nitride layer acts as a wetting agent for the hafnium dioxide layer and thus prevents the formation of discontinuous columns of hafnium dioxide atop the graphene layer. The silicon nitride layer and the hafnium dioxide layer, which collectively form a low EOT bilayer gate dielectric, exhibit continuous morphology atop the graphene layer. The graphene layer can be epitaxially grown on a substrate which may be silicon carbide. The silicon nitride layer may be a tensile silicon nitride layer. A portion of the graphene layer may serve as a channel layer for a FET. The graphene layer may be in contact with source and drain regions of an FET 56, 58. A gate conductor 54 may be located on the hafnium oxide layer. The dielectric bilayer may cover the sides and the top of the source drain regions.

公开(公告)号：DE102012222116B4

公开(公告)日：2016-08-25

申请号：DE102012222116

申请日：2012-12-04

Applicant: IBM

Inventor： DIMITRAKOPOULOS CHRISTOS D ,  FARMER DAMON B ,  GRILL ALFRED ,  LIN YU-MING ,  NEUMAYER DEBORAH A ,  PFEIFFER DIRK ,  ZHU WENJUAN

IPC: H01L29/786 ,  B82Y30/00 ,  B82Y40/00 ,  H01L21/20 ,  H01L29/16

Abstract: Halbleiterstruktur, aufweisend: eine Graphenschicht (14), die auf einer Oberseite (12) eines Grundsubstrats (10) angeordnet ist; und ein Doppelschicht-Gate-Dielektrikum, das auf einer Oberseite (12) der Graphenschicht (14) angeordnet ist, wobei das Doppelschicht-Gate-Dielektrikum, von unten nach oben, eine Siliciumnitridschicht (16) auf der Oberseite (12) der Graphenschicht (14) bereitstellt und eine auf einer Oberseite (12) der Siliciumsnitridschicht (16) bereitgestellte HfO2-Schicht (18) einschließt, wobei die Siliciumnitridschicht (16) und die HfO2-Schicht (18) über der Oberseite (12) der Graphenschicht (14) kontinuierlich vorhanden sind.

公开(公告)号：DE112012000689B4

公开(公告)日：2016-02-18

申请号：DE112012000689

申请日：2012-03-08

Applicant: IBM

Inventor： NEUMAYER DEBORAH A ,  AVOURIS PHAEDON ,  ZHU WENJUAN

IPC: H01L29/68 ,  H01L21/336 ,  H01L29/16

Abstract: Halbleiterstruktur, aufweisend: ein Substrat; eine Graphenschicht auf dem Substrat; eine Source-Elektrode und eine Drain-Elektrode auf der Graphenschicht, wobei sich die Source-Elektrode und die Drain-Elektrode in einem festgelegten Abstand voneinander entfernt befinden; eine Nitridschicht auf der Graphenschicht zwischen der Source-Elektrode und der Drain-Elektrode, wobei es sich bei der Nitridschicht um Hafniumnitrid oder Zirconiumnitrid handelt, wobei die Nitridschicht in direktem Kontakt mit der Graphenschicht steht; und eine Gate-Elektrode auf der Nitridschicht, wobei die Nitridschicht ein Gate-Dielektrikum für die Gate-Elektrode ist.

公开(公告)号：DE102013200214B4

公开(公告)日：2015-10-29

申请号：DE102013200214

申请日：2013-01-10

Applicant: IBM

Inventor： ZHU WENJUAN

IPC: B81B5/00 ,  B82B1/00 ,  B82B3/00 ,  B82Y5/00 ,  B82Y40/00 ,  H01L21/335 ,  H01L29/775

Abstract: Halbleitereinheit, aufweisend: eine untere Gate-Elektrode (115); eine erste isolierende Schicht (120), die über der unteren Gate-Elektrode angeordnet ist, wobei die erste isolierende Schicht eine erste offene Ausnehmung (125) aufweist, die über der unteren Gate-Elektrode ausgerichtet ist; eine zweite isolierende Schicht (150), die über der ersten isolierenden Schicht angeordnet ist, wobei die zweite isolierende Schicht eine zweite offene Ausnehmung (155) aufweist, die gegenüberliegend zu der ersten offenen Ausnehmung angeordnet ist; eine Graphenschicht (130), die zwischen der ersten und der zweiten isolierenden Schicht angeordnet ist, wobei ein Teil der Graphenschicht zwischen der ersten und der zweiten offenen Ausnehmung eingehängt ist; wenigstens eine Prüfelektrode (140; 142), die auf der Graphenschicht benachbart zu der ersten und der zweiten offenen Ausnehmung angeordnet ist, eine langgestreckte Nanostruktur (170), die an dem Teil der Graphenschicht längs entlang der Graphenschicht (130) angebracht ist, der zwischen der ersten und der zweiten offenen Ausnehmung eingehängt ist; und eine obere Gate-Elektrode (160), die über der zweiten isolierenden Schicht angeordnet ist, wobei die obere Gate-Elektrode über der unteren Gate-Elektrode und der ersten und der zweiten offenen Ausnehmung ausgerichtet ist, wobei Positionen des Teils der Graphenschicht und der darauf angebrachten Nanostruktur geändert werden, wenn eine elektrische Spannung zwischen der Prüfelektrode und entweder der ersten Gate-Elektrode oder der zweiten Gate-Elektrode angelegt ist.