公开(公告)号：DE112011101373T5

公开(公告)日：2013-03-14

申请号：DE112011101373

申请日：2011-05-17

Applicant: IBM

Inventor： JOSEPH ALVIN J ,  STRICKER ANDREAS D ,  HARAME DAVID L ,  CAMILIO-CASTILIO RENATA ,  DAHLSTROM MATTIAS E ,  GRAY PETER B ,  HERRIN RUSSELL T

IPC: H01L21/331 ,  H01L29/10 ,  H01L29/732 ,  H01L29/737

Abstract: Ausführungsformen einer verbesserten Transistorstruktur (100) (z. B. einer Bipolartransistor(BT)-Struktur oder Heteroübergang-Bipolartransistor(HBT)-Struktur) und ein Verfahren zur Bildung der Transistorstruktur (100) werden offenbart. Die Ausführungsformen der Struktur können eine dielektrische Schicht (130), die zwischen einer intrinsischen Basisschicht (120) und einer erhabenen extrinsischen Basisschicht (140) angeordnet ist, um die Kollektor-Basis-Kapazität Ccb zu reduzieren, einen seitenwanddefinierten leitenden Streifen (150) für eine Verbindungszone von der intrinsischen Basisschicht (120) zur extrinsischen Basisschicht (140), um den Basis-Widerstand Rb zu reduzieren, und eine dielektrische Abstandsschicht (160) zwischen der extrinsischen Basisschicht (140) und einer Emitterschicht (180) aufweisen, um die Basis-Emitter-Kapazität Cbe zu reduzieren. Die Ausführungsformen des Verfahrens erlauben die Selbstjustierung des Emitters zu Basiszonen und erlauben zudem die selektive Anpassung der Geometrien verschiedener Merkmale (z. B. der Dicke der dielektrischen Schicht (130), der Breite des leitenden Streifens (150), der Breite der dielektrischen Abstandsschicht (160) und der Breite der Emitterschicht (180)), um die Transistorleistungsfähigkeit zu optimieren.

公开(公告)号：DE112012002434T5

公开(公告)日：2014-03-06

申请号：DE112012002434

申请日：2012-06-21

Applicant: IBM

Inventor： CAMILLO-CASTILLO RENATA ,  HARAME DAVID L ,  JOSEPH ALVIN J ,  LIU QIZHI ,  GRAY PETER B ,  KHATER MARWAN H

IPC: H01L29/73

Abstract: Verfahren zum Herstellen von Bipolartransistoren, Bipolartransistoren, die mittels der Verfahren hergestellt werden, sowie Entwurfsstrukturen für einen Bipolartransistor. Der Bipolartransistor (80) beinhaltet eine dielektrische Schicht (32) auf einer intrinsischen Basis (84) und eine extrinsische Basis (82), die durch die dielektrische Schicht wenigstens teilweise von der intrinsischen Basis getrennt ist. Eine Emitter-Öffnung (52) erstreckt sich durch die extrinsische Basis und die dielektrische Schicht hindurch. Die dielektrische Schicht ist lateral relativ zu der Emitter-Öffnung vertieft, um einen Hohlraum (60a, 60b) zwischen der intrinsischen Basis und der extrinsischen Basis zu definieren. Der Hohlraum ist mit einer Halbleiterschicht (64) gefüllt, welche die extrinsische Basis und die intrinsische Basis physisch miteinander verbindet.

公开(公告)号：DE112011102071T5

公开(公告)日：2013-03-21

申请号：DE112011102071

申请日：2011-07-28

Applicant: IBM

Inventor： JOSEPH ALVIN J ,  BOTULA ALAN B ,  SLINKMAN JAMES A ,  WOLF RANDY L

IPC: H01L21/762 ,  H01L21/84 ,  H01L27/02 ,  H01L27/06 ,  H01L27/12

Abstract: Ein Verfahren, ein integrierter Schaltkreis und eine Entwurfsstruktur umfassen eine Siliciumsubstratschicht (102), welche Grabenstrukturen (106) und eine Implantation ionischer Verunreinigungen (108) aufweist. Auf der Siliciumsubstratschicht wird eine Isolatorschicht (110) angebracht und mit ihr verbunden. Die Isolatorschicht (110) füllt die Grabenstrukturen (106). Auf der vergrabenen Isolatorschicht (110) wird eine Schaltungsschicht angebracht und mit ihr verbunden. Die Schaltungsschicht weist Gruppen aktiver Schaltkreise (112) auf, die durch passive Strukturen (114) voneinander getrennt sind. Die Grabenstrukturen (106) werden zwischen den Gruppen aktiver Schaltkreise (112) platziert, wenn die Struktur integrierter Schaltkreise in der Ansicht von oben betrachtet wird. Folglich sind die Grabenstrukturen (106) unter den passiven Strukturen (114) und sie sind nicht unter den Gruppen der Schaltkreise, wenn die Struktur integrierter Schaltkreis in der Ansicht von oben betrachtet wird.

公开(公告)号：DE112010003420T5

公开(公告)日：2012-09-20

申请号：DE112010003420

申请日：2010-08-12

Applicant: IBM

Inventor： DING HANYI ,  JOSEPH ALVIN J ,  WOODS WAYNE H

IPC: H01P5/12

Abstract: Verfahren, Struktur und Entwurfsstruktur für einen Wilkinson-Leistungsteiler (100) mit Durchkontaktierung durch Silicium. Das Verfahren umfasst das Folgende: Bilden eines Eingangs (105) auf einer ersten Seite eines Substrats (200); Bilden eines ersten Ausläufers (110a), der eine erste in dem Substrat ausgebildete Durchkontaktierung durch Silicium (120a) umfasst, wobei der erste Ausläufer den Eingang und einen ersten Ausgang (115a) elektrisch verbindet; Bilden eines zweiten Ausläufers (110b), welcher eine zweite in dem Substrat ausgebildete Durchkontaktierung durch Silicium (120b) umfasst, wobei der zweite Ausläufer den Eingang und einen zweiten Ausgang (115b) elektrisch verbindet; und Bilden eines Widerstands (125), der elektrisch zwischen den ersten Ausgang und den zweiten Ausgang geschaltet ist.

公开(公告)号：WO2014077936A3

公开(公告)日：2014-07-24

申请号：PCT/US2013057962

申请日：2013-09-04

Applicant: IBM

Inventor： BOTULA ALAN B ,  JAFFE MARK D ,  JOSEPH ALVIN J ,  PHELPS RICHARD A ,  SLINKMAN JAMES ,  WOLF RANDY L

IPC: H01L27/12 ,  H01L21/762

CPC classification number: H01L29/0603 ,  H01L21/26513 ,  H01L21/7624 ,  H01L21/84 ,  H01L22/14 ,  H01L22/20 ,  H01L27/1203 ,  H01L29/16 ,  H01L2924/0002 ,  H01L2924/00

Abstract: A silicon device 100 includes an active silicon layer 106, a buried oxide (BOX) layer 104 beneath the active silicon layer 106 and a high-resistivity silicon layer 102 beneath the BOX layer. The device also includes a harmonic suppression layer 110 at a boundary of the BOX layer 104 and the high-resistivity silicon layer 102.

Abstract translation: 硅器件100包括有源硅层106，有源硅层106下方的掩埋氧化物（BOX）层104和BOX层下面的高电阻率硅层102。 该装置还包括在BOX层104和高电阻率硅层102的边界处的谐波抑制层110。

公开(公告)号：WO2013006277A2

公开(公告)日：2013-01-10

申请号：PCT/US2012043443

申请日：2012-06-21

Applicant: IBM ,  CAMILLO-CASTILLO RENATA ,  GRAY PETER B ,  HARAME DAVID L ,  JOSEPH ALVIN J ,  KHATER MARWAN H ,  LIU QIZHI

Inventor： CAMILLO-CASTILLO RENATA ,  GRAY PETER B ,  HARAME DAVID L ,  JOSEPH ALVIN J ,  KHATER MARWAN H ,  LIU QIZHI

CPC classification number: H01L29/73 ,  H01L21/8249 ,  H01L27/0623 ,  H01L29/0821 ,  H01L29/107 ,  H01L29/66272 ,  H01L29/7322

Abstract: Methods for fabricating bipolar junction transistors, bipolar junction transistors made by the methods, and design structures for a bipolar junction transistor. The bipolar junction transistor (80) includes a dielectric layer (32) on an intrinsic base (84) and an extrinsic base (82) at least partially separated from the intrinsic base by the dielectric layer. An emitter opening (52) extends through the extrinsic base and the dielectric layer. The dielectric layer is recessed laterally relative to the emitter opening to define a cavity (60a, 60b) between the intrinsic base and the extrinsic base. The cavity is filled with a semiconductor layer (64) that physically links the extrinsic base and the intrinsic base together.

Abstract translation: 用于制造双极结晶体管的方法，通过该方法制造的双极结型晶体管以及双极结型晶体管的设计结构。 双极结晶体管（80）包括在本征基极（84）上的介电层（32）和通过介电层至少部分地与本征基极分离的外部基极（82）。 发射极开口（52）延伸穿过外部基极和电介质层。 电介质层相对于发射极开口横向凹入以限定内部基极和外部基极之间的空腔（60a，60b）。 空腔填充有将外部基极和固有基底物理连接在一起的半导体层（64）。

公开(公告)号：WO2011066035A3

公开(公告)日：2011-07-28

申请号：PCT/US2010050805

申请日：2010-09-30

Applicant: IBM ,  BOTULA ALAN B ,  ELLIS-MONAGHAN JOHN J ,  JOSEPH ALVIN J ,  LEVY MAX G ,  PHELPS RICHARD A ,  SLINKMAN JAMES A

Inventor： BOTULA ALAN B ,  ELLIS-MONAGHAN JOHN J ,  JOSEPH ALVIN J ,  LEVY MAX G ,  PHELPS RICHARD A ,  SLINKMAN JAMES A

IPC: H01L27/12

CPC classification number: H01L29/78603 ,  H01L21/84 ,  H01L27/1203

Abstract: Disclosed is semiconductor structure (100) with an insulator layer (120) on a semiconductor substrate (110) and a device layer (130) is on the insulator layer. The substrate (110) is doped with a relatively low dose of a dopant (111) having a given conductivity type such that it has a relatively high resistivity. Additionally, a portion (102) of the semiconductor substrate immediately adjacent to the insulator layer can be doped with a slightly higher dose of the same dopant (111), a different dopant (112) having the same conductivity type or a combination thereof (111 and 112). Optionally, micro-cavities (122, 123) are created within this same portion (102) so as to balance out any increase in conductivity with a corresponding increase in resistivity. Increasing the dopant concentration at the semiconductor substrate-insulator layer interface raises the threshold voltage (Vt) of any resulting parasitic capacitors and, thereby reduces harmonic behavior. Also disclosed herein are embodiments of a method and a design structure for such a semiconductor structure.

Abstract translation: 公开了在半导体衬底（110）上具有绝缘体层（120）并且器件层（130）位于绝缘体层上的半导体结构（100）。 衬底（110）掺杂有相对低剂量的具有给定导电类型的掺杂剂（111），使得其具有相对高的电阻率。 此外，紧邻绝缘体层的半导体衬底的一部分（102）可以用稍高剂量的相同掺杂剂（111），具有相同导电类型的不同掺杂剂（112）或其组合（111 和112）。 可选地，在该相同部分（102）内形成微腔（122,123），以平衡电导率的任何增加以及电阻率的相应增加。 增加半导体衬底 - 绝缘体层界面处的掺杂剂浓度提高了任何得到的寄生电容器的阈值电压（Vt），从而降低了谐波行为。 在此还公开了用于这种半导体结构的方法和设计结构的实施例。

公开(公告)号：WO2011028385A3

公开(公告)日：2011-06-23

申请号：PCT/US2010045249

申请日：2010-08-12

Applicant: IBM ,  DING HANYI ,  JOSEPH ALVIN J ,  WOODS WAYNE H

Inventor： DING HANYI ,  JOSEPH ALVIN J ,  WOODS WAYNE H

IPC: H01P5/12

CPC classification number: G06F17/5077 ,  H01L23/481 ,  H01L2924/0002 ,  H01L2924/3011 ,  H01P5/16 ,  H01P11/007 ,  H01L2924/00

Abstract: A method, structure, and design structure for a through-silicon- via Wilkinson power divider (100). A method includes: forming an input (105) on a first side of a substrate(200); forming a first leg (110a) comprising a first through-silicon- via (120a) formed in the substrate, wherein the first leg electrically connects the input and a first output (115a); forming a second leg (110b) comprising a second through-silicon- via (120b) formed in the substrate, wherein the second leg electrically connects the input and a second output (115b), and forming a resistor (125) electrically connected between the first output and the second output.

Abstract translation: 通过威尔金森功率分配器（100）的硅通孔的方法，结构和设计结构。 一种方法包括：在衬底（200）的第一侧上形成输入（105）; 形成包括形成在所述衬底中的第一硅通孔（120a）的第一腿（110a），其中所述第一腿电连接所述输入和第一输出（115a）; 形成包括形成在所述衬底中的第二硅通孔（120b）的第二腿（110b），其中所述第二腿电连接所述输入和第二输出（115b），并且形成电连接在所述第一硅通孔 第一个输出和第二个输出。

公开(公告)号：WO2011008359A3

公开(公告)日：2011-03-10

申请号：PCT/US2010037149

申请日：2010-06-03

Applicant: IBM ,  JOSEPH ALVIN J ,  MALLADI RAMANA M ,  SLINKMAN JAMES A

Inventor： JOSEPH ALVIN J ,  MALLADI RAMANA M ,  SLINKMAN JAMES A

IPC: H01L21/331 ,  H01L29/73

CPC classification number: H01L29/66272 ,  G06F17/5009 ,  G06F17/5036 ,  G06F17/5068 ,  G06F2217/12 ,  H01L21/02532 ,  H01L21/02595 ,  H01L21/31111 ,  H01L21/76224 ,  H01L21/76229 ,  H01L21/76232 ,  H01L21/8249 ,  H01L27/0207 ,  H01L29/7322 ,  Y02P90/265

Abstract: Bipolar transistor structures, methods of designing and fabricating bipolar transistors, methods of designing circuits having bipolar transistors. The method of designing the bipolar transistor includes: selecting an initial design of a bipolar transistor (240 of FIG. 18); scaling the initial design of the bipolar transistor to generate a scaled design of the bipolar transistor (245); determining if stress compensation of the scaled design of the bipolar transistor is required based on dimensions of an emitter of the bipolar transistor after the scaling (250); and if stress compensation of the scaled design of the bipolar transistor is required then adjusting a layout of a trench isolation layout level of the scaled design relative to a layout of an emitter layout level of the scaled design (255) to generate a stress compensated scaled design of the bipolar transistor (260).

Abstract translation: 双极晶体管结构，双极晶体管的设计和制造方法，设计具有双极晶体管的电路的方法。 设计双极晶体管的方法包括：选择双极晶体管（图18的240）的初始设计; 缩放双极晶体管的初始设计以产生双极晶体管（245）的缩放设计; 确定在缩放之后双极晶体管的发射极的尺寸（250）是否需要双极晶体管的缩放设计的应力补偿; 并且如果需要对双极晶体管的缩放设计的应力补偿，则调整缩放设计的沟槽隔离布局级别相对于缩放设计（255）的发射器布局级别的布局的布局，以产生应力补偿缩放 双极晶体管（260）的设计。

公开(公告)号：WO2007084879A3

公开(公告)日：2008-02-21

申请号：PCT/US2007060544

申请日：2007-01-15

Applicant: IBM ,  ERTURK METE ,  GROVES ROBERT A ,  JOHNSON JEFFREY B ,  JOSEPH ALVIN J ,  LIU QIZHI ,  SPROGIS EDMUND J ,  STAMPER ANTHONY K

Inventor： ERTURK METE ,  GROVES ROBERT A ,  JOHNSON JEFFREY B ,  JOSEPH ALVIN J ,  LIU QIZHI ,  SPROGIS EDMUND J ,  STAMPER ANTHONY K

IPC: H01L21/00 ,  H01L21/302 ,  H01L21/306 ,  H01L21/44 ,  H01L21/77

CPC classification number: H01L21/76898 ,  H01L23/481 ,  H01L2924/0002 ,  H01L2924/00

Abstract: A backside contact structure and method of fabricating the structure. The method includes: forming a dielectric isolation (250) in a substrate (100), the substrate (100) having a frontside and an opposing backside; forming a first dielectric layer (105) on the frontside of the substrate (100); forming a trench (265C) in the first dielectric layer (105), the trench (265C) aligned over and within a perimeter of the dielectric isolation (250) and extending to the dielectric isolation (250); extending the trench (265C) formed in the first dielectric layer (1 05) through the dielectric isolation (250) and into the substrate (1 00)to a depth (Dl ) less than a thickness of the substrate (1 00); filling the trench (265C) and co-planarizing a top surface of the trench (265C) with a top surface of the first dielectric layer (1 05) to form an electrically conductive through via (270C); and thinning the substrate (100) from a backside of the substrate (100) to expose the through via (270C).

Abstract translation: 背面接触结构及其制造方法。 该方法包括：在衬底（100）中形成绝缘隔离（250），所述衬底（100）具有前侧和相对的背面; 在所述基板（100）的前侧形成第一介电层（105）; 在所述第一电介质层（105）中形成沟槽（265C），所述沟槽（265C）在所述电介质隔离（250）的周边内并且在所述绝缘隔离（250）的周边内并且延伸到所述电介质隔离（250）; 将形成在第一电介质层（105）中的沟槽（265C）延伸通过电介质隔离（250）并延伸到衬底（100）中至小于衬底厚度（001）的深度（D1）。 填充沟槽（265C）并且将沟槽（265C）的顶表面与第一介电层（105）的顶表面共平面化以形成导电通孔（270C）; 以及从所述衬底（100）的背面使所述衬底（100）变薄以暴露所述通孔（270C）。