公开(公告)号：GB2505775A

公开(公告)日：2014-03-12

申请号：GB201314519

申请日：2012-01-20

Applicant: IBM

Inventor： ABOU-KHALIL MICHAEL J ,  GAUTHIER JR ROBERT J ,  LEE TOM C ,  LI JUNJUN ,  SOUVICK MITRA ,  PUTNAM CHRISTOPHER S

IPC: H01L29/66 ,  H01L27/02 ,  H01L29/74 ,  H01L29/861

Abstract: Device structures with a reduced junction area in an SOI process, methods of making the device structures, and design structures for a lateral diode (56). The device structure includes one or more dielectric regions (20a, 20b, 20c), such as STI regions, positioned in the device region (18) and intersecting the p-n junction (52, 54) between an anode (40, 42) and cathode (28, 30, 48a, 48b, 49a, 49b, 50a, 50b). The dielectric regions, which may be formed using shallow trench isolation techniques, function to reduce the width of a p-n junction with respect to the width area of the cathode at a location spaced laterally from the p-n junction and the anode. The width difference and presence of the dielectric regions creates an asymmetrical diode structure. The volume of the device region occupied by the dielectric regions is minimized to preserve the volume of the cathode and anode.

公开(公告)号：DE112012000233T5

公开(公告)日：2013-11-28

申请号：DE112012000233

申请日：2012-01-06

Applicant: IBM

Inventor： ABOU-KHALIL MICHAEL J ,  CHATTY KIRAN V ,  GAUTHIER ROBERT J ,  LI JUNJUN

IPC: H01L29/66

Abstract: Hierin werden gesteuerte Silicium-Gleichrichter (SCR), Herstellungsverfahren und Entwicklungsstrukturen offenbart. Das Verfahren weist das Bilden einer gemeinsamen P-Wanne (12) auf einer vergrabenen Isolatorschicht (28b) eines Silicium-auf-Isolator(SOI)-Wafers (28) auf. Das Verfahren weist ferner das Bilden einer Vielzahl von gesteuerten Silicium-Gleichrichtern (SCR) (10) in der gemeinsamen P-Wanne auf, so dass N+-Diffusionskathoden (20) von jedem aus der Vielzahl von SCRs durch die gemeinsame P-Wanne zusammengekoppelt sind.

公开(公告)号：DE112012000264T5

公开(公告)日：2013-10-02

申请号：DE112012000264

申请日：2012-01-20

Applicant: IBM

Inventor： PUTNAM CHRISTOPHER S ,  LI JUNJUN ,  ABOU-KHALIL MICHAEL J ,  GAUTHIER ROBERT J JR ,  LEE TOM C ,  SOUVICK MITRA

IPC: H01L21/84 ,  H01L21/8249 ,  H01L23/60 ,  H01L27/12

Abstract: Einheitenstrukturen mit einer verringerten Übergangsfläche in einem SOI-Prozess, Verfahren zum Fertigen der Einheitenstrukturen und Konstruktionsstrukturen für eine Lateraldiode (56). Die Einheitenstruktur beinhaltet einen oder mehrere dielektrische Bereiche (20a, 20b, 20c) wie zum Beispiel STI-Bereiche, die in dem Einheitenbereich (18) positioniert sind und sich mit dem p-n-Übergang (52, 54) zwischen einer Anode (40, 42) und einer Kathode (28, 30, 48a, 48b, 49a, 49b, 50a, 50b) überschneiden. Die dielektrischen Bereiche, die mithilfe von Techniken für flache Grabenisolationen ausgebildet werden können, dienen dazu, die Breite eines p-n-Übergangs im Hinblick auf die Breitenfläche der Kathode an einer Position zu verringern, die seitlich von dem p-n-Übergang und der Anode beabstandet ist. Der Breitenunterschied und das Vorhandensein der dielektrischen Bereiche erzeugt eine asymmetrische Diodenstruktur. Das Volumen des Einheitenbereichs, das durch die dielektrischen Bereiche eingenommen wird, wird so weit wie möglich verringert, um das Volumen der Kathode und der Anode zu erhalten.

公开(公告)号：DE112011102518T5

公开(公告)日：2013-09-26

申请号：DE112011102518

申请日：2011-09-14

Applicant: IBM

Inventor： ABOU-KHALIL MICHEL ,  GAUTHIER ROBERT J ,  PUTNAM CHRISTOPHER S ,  LEE TOM C ,  LI JUNJUN ,  MITRA SOUVICK

IPC: H01L23/60 ,  H01L21/822 ,  H01L29/747

Abstract: Es werden bidirektionale, in Serie gegeneinander geschaltete, gestapelte SCRs für Hochspannungs-Pin-ESD-Schutz, Verfahren zur Fertigung und Konstruktionsstrukturen bereitgestellt. Die Einheit beinhaltet einen symmetrischen, bidirektionalen, in Serie gegeneinander geschalteten, gestapelten siliciumgesteuerten Gleichrichter (SCR). Eine Anode (10a) eines ersten der in Serie gegeneinander geschalteten, gestapelten SCRs (10) ist mit einem Eingang (30) verbunden. Eine Anode (20a) eines zweiten der in Serie gegeneinander geschalteten, gestapelten SCRs (20) ist mit Masse (GND) verbunden. Kathoden (10b, 20b) des ersten und zweiten der in Serie gegeneinander geschalteten, gestapelten SCRs sind miteinander verbunden. Jeder der symmetrischen, bidirektionalen, in Serie gegeneinander geschalteten SCRs beinhaltet ein Paar Dioden (D1, D2), die den Strom zu den Kathoden lenken, die beim Anlegen einer Spannung in Sperrrichtung vorgespannt werden und Elemente wirksam aus einem der symmetrischen, bidirektionalen, in Serie gegeneinander geschalteten SCRs deaktivieren, wohingegen die Dioden (D3, D4) eines weiteren der symmetrischen, bidirektionalen, in Serie gegeneinander geschalteten SCRs den Strom in dieselbe Richtung lenken wie die in Sperrrichtung vorgespannten Dioden.

公开(公告)号：CA2755284A1

公开(公告)日：2010-10-21

申请号：CA2755284

申请日：2010-03-18

Applicant: IBM

Inventor： CAMPI JOHN B ,  CHANG SHUNHUA T ,  CHATTY KIRAN V ,  GAUTHIER ROBERT J ,  LI JUNJUN ,  MUHAMAD MUJAHID

IPC: H01L23/60 ,  H01L21/336

Abstract: A robust ESD protection circuit, method and design structure for tolerant and failsafe designs are disclosed. A circuit (200) includes a middle junction control circuit (250) that turns off a top NFET (225) of a stacked NFET electrostatic discharge (ESD) protection circuit (pad 215, ground 220, top NFET 225, bottom NFET 230, top resistor 235, and bottom resistor 240) during an ESD event.

公开(公告)号：CA2755284C

公开(公告)日：2017-11-21

申请号：CA2755284

申请日：2010-03-18

Applicant: IBM

Inventor： CAMPI JOHN B ,  CHANG SHUNHUA T ,  CHATTY KIRAN V ,  GAUTHIER ROBERT J ,  LI JUNJUN ,  MUHAMAD MUJAHID

IPC: H01L23/60 ,  H01L21/336

Abstract: A robust ESD protection circuit, method and design structure for tolerant and failsafe designs are dis-closed. A circuit (200) includes a middle junction control circuit (250) that turns off a top NFET (225) of a stacked NFET electrostatic discharge (ESD) protection circuit (pad 215, ground 220, top NFET 225, bottom NFET 230, top resistor 235, and bottom resistor 240) during an ESD event.

公开(公告)号：DE112012003772T5

公开(公告)日：2014-05-28

申请号：DE112012003772

申请日：2012-08-14

Applicant: IBM

Inventor： CAMPI JOHN B ,  GAUTHIER ROBERT J ,  LI JUNJUN ,  MISHRA RAHUL

IPC: H01L29/66

Abstract: Ein Verfahren 200 zum Bilden einer IC-Einheit, die einen Latch-up-Thyristor (Latch-up-SCR) einschließt, umfaßt Bilden einer Maske auf einer Oberseite eines Substrats 202, wobei die Maske einen ersten Abschnitt des Substrats bedeckt und einen zweiten Abschnitt des Substrats, der in einem von einer n-Wanne und einer p-Wanne auf dem Substrat liegt, freiliegend lässt; Ätzen des freiliegenden zweiten Abschnitts des Substrats, um einen geätzten Bereich 203 zu bilden; Bilden eines verspannten Übergangs des Latch-up-SCR durch selektive epitaktische Abscheidung im geätzten Bereich 204; und Entfernen der Maske 205.

公开(公告)号：AU2010236920B2

公开(公告)日：2014-02-27

申请号：AU2010236920

申请日：2010-03-18

Applicant: IBM

Inventor： CAMPI JOHN B ,  CHANG SHUNHUA T ,  CHATTY KIRAN V ,  GAUTHIER ROBERT J ,  LI JUNJUN ,  MUHAMAD MUJAHID

IPC: H01L21/336 ,  H01L23/60

Abstract: A robust ESD protection circuit, method and design structure for tolerant and failsafe designs are disclosed. A circuit (200) includes a middle junction control circuit (250) that turns off a top NFET (225) of a stacked NFET electrostatic discharge (ESD) protection circuit (pad 215, ground 220, top NFET 225, bottom NFET 230, top resistor 235, and bottom resistor 240) during an ESD event.

公开(公告)号：DE112010002791T5

公开(公告)日：2012-08-23

申请号：DE112010002791

申请日：2010-06-17

Applicant: IBM

Inventor： ABOU-KHALI MICHEL J ,  LEE TOM ,  LI JUNJUN ,  GAUTHIER ROBERT J JR ,  CHRISTOPHER S PUTNAM ,  MITRA SOUVIK

IPC: H01L23/525 ,  H01L21/768 ,  H01L27/02 ,  H01L27/112

Abstract: Es werden Ausführungsarten eines Schaltkreises zum Programmieren/Umprogrammieren einer elektronischen Sicherung beschrieben. Bei einer Ausführungsart weist die elektronische Sicherung (150) zwei kurze Leiterschichten (110, 130) mit hohem Atomdiffusionswiderstand auf, die an entgegengesetzten Seiten (121, 122) und am selben Ende (123) einer langen Leiterschicht mit niedrigem Atomdiffusionswiderstand (120) angeordnet sind. Eine Spannungsquelle (170) wird verwendet, um die Polarität und wahlweise die Höhe der an die Anschlussklemmen (erste Anschlussklemme = 170/161/110; zweite Anschlussklemme = 170/162/130; dritte Anschlussklemme = 170/163/zugewandtes Ende 123 der Leiterschicht 120; und vierte Anschlussklemme = 170/164/abgewandtes Ende 124 der Leiterschicht 120) zu ändern, um den bidirektionalen Elektronenfluss innerhalb der langen Leiterschicht und dadurch die Bildung von Leitungsunterbrechungen und/oder Kurzschlüssen an den Grenzflächen (125, 126) zwischen den langen Leiterschichten und den kurzen Leiterschichten zu steuern. Die Bildung solcher Leitungsunterbrechungen und/oder Kurzschlüsse kann zum Erzeugen verschiedener Programmierzustände (11, 01, 10, 00) verwendet werden. Andere Ausführungsarten der Schaltkreisstruktur beinhalten elektronische Sicherungen (650) mit zusätzlichen Leiterschichten und zusätzlichen Anschlussklemmen, um eine größere Anzahl von Programmierzuständen zu ermöglichen. Ferner werden auch zugehörige Verfahren zum Programmieren und Umprogrammieren einer elektronischen Sicherung beschrieben.

公开(公告)号：GB2483612A

公开(公告)日：2012-03-14

申请号：GB201200546

申请日：2010-06-17

Applicant: IBM

Inventor： ABOU-KHALIL MICHEL J ,  LEE TOM C ,  GAUTHIER JR ROBERT J ,  PUTNAM CHRISTOPHER S ,  MITRA SOUVICK ,  LI JUNJUN

IPC: H01L21/82 ,  H01L27/02

Abstract: Disclosed are embodiments of an e-fuse programming/re-programming circuit. In one embodiment, the e-fuse (150) has two short high atomic diffusion resistance conductor layers (110, 130) positioned on opposite sides (121, 122) and at a same end (123) of a long low atomic diffusion resistance conductor layer (120). A voltage source (170) is used to vary the polarity and, optionally, the magnitude of voltage applied to the terminals (first terminal = 170/161/110; second terminal = 170/162/130; third terminal = 170/163/proximate end 123 of conductor layer 120; and, fourth terminal = 170/164/distal end 124 of conductor layer 120) in order to control bi-directional flow of electrons within the long conductor layer and, thereby formation of opens and/or shorts at the long conductor layer-short conductor layer interfaces (125, 126). The formation of such opens and/or shorts can be used to achieve different programming states (11, 01, 10, 00). Other circuit structure embodiments incorporate e-fuses (650) with additional conductor layers and additional terminals so as to allow for even more programming states. Also disclosed are embodiments of associated e-fuse programming and re-programming methods.