公开(公告)号：DE102016222085A1

公开(公告)日：2017-06-08

申请号：DE102016222085

申请日：2016-11-10

Applicant: IBM

Inventor： LI NING ,  SADANA DEVENDRA ,  SPRATT WILLIAM T

IPC: G01N21/64

Abstract: Es wird ein System zum Detektieren von Fluoreszenzstrahlung bereitgestellt. Das System zum Detektieren von Fluoreszenzstrahlung enthält eine Strahlungsquelle zum Emittieren von Anregungslicht; eine Probeneinheit, in der eine Probe angeordnet ist; einen ersten Lichtwellenleiter zum Verbinden der Strahlungsquelle mit der Probeneinheit; einen Avalanche-Photodiodenmatrix-Detektor zum Empfangen einer durch die Probe erzeugten Fluoreszenzstrahlung, wenn die Probe mit dem Anregungslicht bestrahlt wird; und einen zweiten Lichtwellenleiter zum Verbinden der Probeneinheit mit dem Avalanche-Photodiodenmatrix-Detektor, wobei der zweite Lichtwellenleiter eine numerische Apertur von gleich oder größer als 0,15 hat und der zweite Lichtwellenleiter so angeordnet ist, dass eine Längsachse des zweiten Lichtwellenleiters senkrecht zu einer Längsachse des ersten Lichtwellenleiters ist. Auch ein Verfahren zum Detektieren von Fluoreszenzstrahlung und ein computergestütztes Verfahren zum Detektieren von Fluoreszenzstrahlung werden bereitgestellt.

公开(公告)号：DE102016205173A1

公开(公告)日：2016-10-06

申请号：DE102016205173

申请日：2016-03-30

Applicant: IBM

Inventor： BUDD RUSSELL ,  LEOBANDUNG EFFENDI ,  LI NING ,  PLOUCHART JEAN-OLIVIER ,  SADANA DEVENDRA

IPC: H01L31/18 ,  H01L27/12 ,  H01L31/173 ,  H01S5/026

Abstract: Ein Verfahren zum Ausbilden monolithisch integrierter III-V-Optoelektronik mit einem komplementären Metalloxid-Silizium-Halbleiter-(CMOS, Complementary Metal-Oxide-Semiconductor-)Bauelement. Das Verfahren kann aufweisen: das Ausbilden eines versenkten Wellenleiters in einer versenkten Oxid-(BOX)-Schicht eines Halbleiter-auf-Isolator-(SOI-)Substrats; ein Ausbilden eines ersten optoelektronischen Bauelements und eines zweiten optoelektronischen Bauelements angrenzend an den versenkten Wellenleiter; und ein Ausbilden eines CMOS-Bauelements auf einer Halbleiterschicht über der BOX-Schicht.

公开(公告)号：GB2509854B

公开(公告)日：2015-09-30

申请号：GB201406328

申请日：2012-09-26

Applicant: IBM

Inventor： CHENG CHENG-WEI ,  LI NING ,  SHIU KUEN-TING

IPC: H01L21/8238 ,  H01L21/78

公开(公告)号：DE112019000533B4

公开(公告)日：2025-02-06

申请号：DE112019000533

申请日：2019-01-15

Applicant: IBM

Inventor： DELIGIANNI HARIKLIA ,  LEE KO-TAO ,  LI NING ,  SADANA DEVENDRA

IPC: A61N5/06

Abstract: Sonde (100), die aufweist:einen Sondenkörper (102), der zum Eindringen in biologisches Gewebe geeignet ist; undeine Mehrzahl innerhalb des Sondenkörpers (102) angeordneter Hochleistungs-Lichtquellen,wobei es sich bei der Mehrzahl der Hochleistungs-Lichtquellen um Leuchtdioden (LEDs) handelt, wobei mindestens eine LED Licht in einem roten oder Infrarotbereich des elektromagnetischen Spektrums und mindestens eine LED Licht in einem blauen, gelben oder grünen Bereich des elektromagnetischen Spektrums emittiert,wobei die mindestens eine LED, die Licht in dem roten oder Infrarotbereich des elektromagnetischen Spektrums emittiert, aufweist:ein Germaniumsubstrat;mindestens eine dotierte Schicht aus In0.49Ga0.51P vom n-Typ;mindestens eine undotierte Schicht aus In0.49Ga0.51P;eine Trogschicht aus InxGa(1-x)P, wobei x gleich einem Wert zwischen ungefähr 0,50 und ungefähr 0,60 ist; undmindestens eine dotierte Schicht aus In0.49Ga0.51P vom p-Typ.

公开(公告)号：DE102016204362A1

公开(公告)日：2016-09-22

申请号：DE102016204362

申请日：2016-03-16

Applicant: IBM

Inventor： FOGEL KEITH E ,  KIM JEEHWAN ,  LI NING ,  SADANA DEVENDRA K

IPC: H01L51/56 ,  H01L33/22 ,  H01L51/54

Abstract: Eine Einheit mit einer lichtemittierenden Diode (LED), die eine Struktur einer lichtemittierenden Diode (LED) beinhaltet, sowie ein lichtdurchlässiges Substrat, das mit der LED-Struktur in Kontakt steht. Das lichtdurchlässige Substrat weist eine Strukturoberfläche auf, die so angepasst wird, dass sie Elemente mit Abmessungen beinhaltet, die größer als eine Wellenlänge von Licht sind, das von der LED-Struktur erzeugt wird. Bei einigen Ausführungsformen verbessert eine Erhöhung der Elementgröße der Struktur, um vergleichbar mit der Wellenlänge von Licht zu sein, das von der LED erzeugt wird, die Lichtauskopplung aus der LED im Vergleich zu dem Fall, in dem die Elementgröße der Struktur wesentlich kleiner oder wesentlich größer als die Lichtwellenlänge ist.

公开(公告)号：DE102016105057A1

公开(公告)日：2016-09-22

申请号：DE102016105057

申请日：2016-03-18

Applicant: IBM

Inventor： LEOBANDUNG EFFENDI ,  LI NING ,  SADANA DEVENDRA K

IPC: H01L21/8258 ,  H01L27/14 ,  H01L27/15 ,  H01L29/26

Abstract: Ein Verfahren zum Bilden einer optoelektronischen Einheit und einer Siliciumeinheit auf einem einzelnen Chip. Das Verfahren kann umfassen: Bilden eines Siliciumsubstrats in einer ersten und zweiten Zone eines einzelnen Chips; Bilden einer Germaniumschicht über dem Substrat zumindest in der ersten Zone; Bilden der optoelektronischen Einheit auf der Germaniumschicht in der ersten Zone, wobei die optoelektronische Einheit eine obere Verkleidungsschicht, eine untere Verkleidungsschicht und eine aktive Zone aufweist, wobei sich die untere Verkleidungsschicht auf der Halbleiterschicht befindet, die aktive Zone in Nachbarschaft zu einem Wellenleiter und auf der unteren Verkleidungsschicht befindet und die obere Verkleidungsschicht auf der aktiven Zone befindet; und Bilden der Siliciumeinheit auf einer Siliciumschicht in der zweiten Zone.

公开(公告)号：GB2509854A

公开(公告)日：2014-07-16

申请号：GB201406328

申请日：2012-09-26

Applicant: IBM

Inventor： CHENG CHENG-WEI ,  LI NING ,  SHIU KUEN-TING

IPC: H01L21/8238 ,  H01L21/78

Abstract: A method of removing a plurality of semiconductor device layers from an underlying base substrate is provided. A multilayered stack including alternating layers of sacrificial material layers and semiconductor material layers is formed on the base substrate. Each successive sacrificial material layer that is formed is thicker than the previously formed sacrificial material layer. Because of the difference in thicknesses of the sacrificial material layers, each sacrificial material layer etches at different rates, with thicker sacrificial material layers etching faster than thinner sacrificial material layers. An etch is then performed that first removes the thickest sacrificial material layer of the multilayered stack. The uppermost semiconductor device layer within the multilayered stack is accordingly first released. As the etch continues, the other sacrificial material layers are removed sequentially, in the order of decreasing thickness, and the other semiconductor device layers are removed sequentially.

公开(公告)号：DE102013208429A1

公开(公告)日：2013-11-28

申请号：DE102013208429

申请日：2013-05-08

Applicant: IBM

Inventor： BEDELL STEPHEN W ,  FOGEL KEITH E ,  HONG AUGUSTIN J ,  SADANA DEVENDRA K ,  LI NING ,  SAENGER KATHERINE L ,  SHAHRJERDI DAVOOD ,  SHIU KUEN-TING

IPC: H01L21/304 ,  H01L21/306 ,  H01L21/3065 ,  H01L21/308

Abstract: Die Erzeugung von Oberflächenstrukturen oder die Reproduktion von Oberflächenstrukturen wird in der vorliegenden Offenbarung ohne die Notwendigkeit erreicht, einen Ätzprozess einzusetzen. Stattdessen wird in der vorliegenden Offenbarung eine besondere, als Abtrennen (spalling) bezeichnete Bruchmethode verwendet, um Oberflächenstrukturen zu erzeugen oder zu reproduzieren. Im Fall einer Oberflächenstrukturerzeugung wird eine Oberflächenstruktur in einer Stressorschicht bereitgestellt, und dann wird das Abtrennen durchgeführt. Im Fall einer Oberflächenstrukturreproduktion wird eine Oberflächenstruktur innerhalb oder auf einer Oberfläche eines Basissubstrats gebildet, und dann wird eine Stressorschicht angebracht. Nach dem Anbringen der Stressorschicht wird das Abtrennen durchgeführt. Die Erzeugung oder Reproduktion von Oberflächenstrukturen unter Verwendung von Abtrennen stellt ein kostengünstiges Mittel zur Erzeugung oder Reproduktion von Oberflächenstrukturen bereit.

公开(公告)号：AU2021291976A1

公开(公告)日：2022-10-27

申请号：AU2021291976

申请日：2021-06-10

Applicant: IBM

Inventor： LI NING ,  SADANA DEVENDRA K

IPC: H01L45/00

Abstract: A phase change device (PCD) has a first and second semiconductor layer. The first semiconductor layer made of a first semiconductor material and has a first semiconductor thickness, a first interface surface, and a first electrode surface. The first interface surface and first electrode surface are on opposite sides of the first semiconductor layer. The first semiconductor material can transition between a first amorphous state and a first crystalline state at one or more first conditions. The second semiconductor layer is made of a second semiconductor material and has a second semiconductor thickness, a second interface surface, and a second electrode surface. The second interface surface and second electrode surface are on opposite sides of the second semiconductor layer. The first interface surface and the second interface surface are in electrical, physical, and chemical contact with one another at an interface. The second semiconductor material can transition between a second amorphous state and a second crystalline state at one or more second conditions. A first electrode in physical and electrical contact with the first electrode surface of the first semiconductor layer and a second electrode in physical and electrical contact with the second electrode surface of the second semiconductor layer. The first conditions and second conditions are different. Therefore, the first and second semiconductor materials can be in different amorphous and/or crystalline states. The layers can have split amorphous/crystalline states. By controlling how the layers are split, the PCD can be in different resistive states.

公开(公告)号：AU2020385351A1

公开(公告)日：2022-04-21

申请号：AU2020385351

申请日：2020-11-10

Applicant: IBM

Inventor： HOLMES STEVEN ,  SADANA DEVENDRA ,  HART SEAN ,  BEDELL STEPHEN ,  LI NING ,  GUMANN PATRYK

IPC: H01L39/02 ,  B82Y10/00 ,  G06N10/00 ,  H01L39/22 ,  H01L39/24

Abstract: A quantum computing device is fabricated by forming, on a superconductor layer (410), a first resist pattern defining a device region and a sensing region within the device region. The superconductor layer within the sensing region is removed, exposing a region of an underlying semiconductor layer (340) outside the device region. The exposed region of the semiconductor layer is implanted, forming an isolation region (240) surrounding the device region. Using an etching process subsequent to the implanting, the sensing region and a portion of the device region of the superconductor layer adjacent to the isolation region are exposed. By depositing a first metal layer within the sensing region, a tunnel junction gate (204) is formed. A sensing region gate (202) is formed by coupling the semiconductor layer with a second metal layer. A chemical potential gate (208, 210) is also formed. A nanorod contact (206, 212) using the second metal within the portion of the device region outside the sensing region is formed.