公开(公告)号：WO2009140052A3

公开(公告)日：2010-01-21

申请号：PCT/US2009041861

申请日：2009-04-28

Applicant: IBM ,  ESHUN EBENEZER E ,  HE ZHONG-XIANG ,  RASSEL ROBERT M ,  COOLBAUGH DOUGLAS ,  GEBRESELASIE EPHREM G ,  WANG PING-CHUAN ,  KIM DEOK-KEE ,  KOTHANDARAMAN CHANDRASEKHARAN ,  ROBSON NORMAN W ,  MOY DAN ,  SAFRAN JOHN M ,  STEIN KENNETH J ,  HO HERBERT L ,  YAN HONGWEN

Inventor： ESHUN EBENEZER E ,  HE ZHONG-XIANG ,  RASSEL ROBERT M ,  COOLBAUGH DOUGLAS ,  GEBRESELASIE EPHREM G ,  WANG PING-CHUAN ,  KIM DEOK-KEE ,  KOTHANDARAMAN CHANDRASEKHARAN ,  ROBSON NORMAN W ,  MOY DAN ,  SAFRAN JOHN M ,  STEIN KENNETH J ,  HO HERBERT L ,  YAN HONGWEN

IPC: H01L21/335

CPC classification number: H01L27/0629 ,  H01L23/5252 ,  H01L2924/0002 ,  H01L2924/00

Abstract: A semiconductor structure and a method for fabricating the semiconductor structure provide a field effect device located and formed upon an active region of a semiconductor substrate and at least one of a fuse structure, an anti-fuse structure and a resistor structure located and formed at least in part simultaneously upon an isolation region laterally separated from the active region within the semiconductor substrate. The field effect device includes a gate dielectric comprising a high dielectric constant dielectric material and a gate electrode comprising a metal material. The at least one of the fuse structure, anti-fuse structure and resistor structure includes a pad dielectric comprising the same material as the gate dielectric, and optionally, also a fuse, anti-fuse or resistor that may comprise the same metal material as the gate electrode.

Abstract translation: 半导体结构和半导体结构的制造方法提供一种场效应器件，其位于和形成在半导体衬底的有源区上，并且至少一个熔丝结构，抗熔丝结构和电阻结构中的至少一个至少位于并形成 部分地同时地在与半导体衬底内的有源区域横向分离的隔离区域上。 场效应器件包括包括高介电常数介电材料的栅极电介质和包括金属材料的栅电极。 熔丝结构，反熔丝结构和电阻器结构中的至少一个包括包括与栅极电介质相同的材料的焊盘电介质，以及可选地还包括熔断器，反熔丝或电阻器，其可以包括与所述栅极电介质相同的金属材料 栅电极。

公开(公告)号：WO2012058011A3

公开(公告)日：2012-06-14

申请号：PCT/US2011056119

申请日：2011-10-13

Applicant: IBM ,  FILIPPI RONALD ,  WANG PING-CHUAN ,  BONILLA GRISELDA ,  CHANDA KAUSHIK ,  EDWARDS ROBERT D ,  SIMON ANDREW H

Inventor： FILIPPI RONALD ,  WANG PING-CHUAN ,  BONILLA GRISELDA ,  CHANDA KAUSHIK ,  EDWARDS ROBERT D ,  SIMON ANDREW H

IPC: H01L21/28 ,  H01L21/768

CPC classification number: H01L21/76834 ,  H01L21/76819 ,  H01L21/76829 ,  H01L21/76849 ,  H01L23/53223 ,  H01L23/53238 ,  H01L23/53266 ,  H01L2924/0002 ,  H01L2924/00

Abstract: An improved interconnect structure including a dielectric layer (202) having a conductive feature (204) embedded therein, the conductive feature (204) having a first top surface (208) that is substantially coplanar with a second top surface (206) of the dielectric layer (202); a metal cap layer (212) located directly on the first top surface (208), wherein the metal cap layer (212) does not substantially extend onto the second top surface (206); a first dielectric cap layer (21 0A) located directly on the second top surface (206), wherein the first dielectric cap layer (21 0A) does not substantially extend onto the first top surface (208) and the first dielectric cap layer (210A) is thicker than the metal cap layer (212); and a second dielectric cap layer (220) on the metal cap layer (212) and the first dielectric cap layer (210A). A method of forming the interconnect structure is also provided.

Abstract translation: 一种改进的互连结构，包括具有嵌入其中的导电部件（204）的电介质层（202），所述导电部件（204）具有与电介质的第二顶表面（206）基本共面的第一顶表面 层（202）; 直接位于所述第一顶面（208）上的金属盖层（212），其中所述金属盖层（212）基本上不延伸到所述第二顶面（206）上; 直接位于第二顶表面（206）上的第一电介质盖层（210A），其中第一电介质盖层（210A）基本上不延伸到第一顶表面（208）上并且第一电介质盖层（210A） ）比金属盖层（212）厚; 和在金属盖层（212）和第一电介质盖层（210A）上的第二电介质盖层（220）。 还提供了形成互连结构的方法。

公开(公告)号：WO2011034803A3

公开(公告)日：2011-09-29

申请号：PCT/US2010048571

申请日：2010-09-13

Applicant: IBM ,  WANG PING-CHUAN ,  TING TSO-HUI ,  YOUNUS MOHAMMAD I

Inventor： WANG PING-CHUAN ,  TING TSO-HUI ,  YOUNUS MOHAMMAD I

IPC: H01L21/66

CPC classification number: G01R31/2875

Abstract: An apparatus is provided and includes a thermally isolated device under test to which first and second voltages are sequentially applied, a local heating element to impart first and second temperatures to the device under test substantially simultaneously while the first and second voltages are sequentially applied, respectively and a temperature-sensing unit to measure the temperature of the device under test.

Abstract translation: 提供了一种设备，其包括被测试的热隔离器件，依次施加第一和第二电压，局部加热元件分别基本上同时向被测器件施加第一和第二温度，同时分别依次施加第一和第二电压 以及用于测量被测设备温度的温度感测单元。

公开(公告)号：DE112010003726B4

公开(公告)日：2016-11-03

申请号：DE112010003726

申请日：2010-09-13

Applicant: IBM

Inventor： WANG PING-CHUAN ,  TING TSO-HUI ,  YOUNUS MOHAMMAD I

IPC: H01L21/66

Abstract: Verfahren zur Durchführung einer Inline-Prüfung einer zu prüfenden Einheit (61), wobei das Verfahren Folgendes umfasst: Wärmeisolieren der zu prüfenden Einheit (61); Anlegen einer ersten bzw. zweiten Spannung an die zu prüfende Einheit (61), wenn die zu prüfende Einheit (61) wärmeisoliert ist; und Erwärmen der zu prüfenden Einheit (61) auf eine erste bzw. zweite Temperatur während des Anlegens der Spannungen, jedoch unabhängig von dem Anlegen der Spannungen, und Messen eines Kennwerts der zu prüfenden Einheit (61), und Messen eines Kennwerts einer Bezugseinheit (65); und Vergleichen eines Ergebnisses der Messung der zu prüfenden Einheit (61) mit einem Ergebnis der Messung des Kennwerts der Bezugseinheit (65), und Verstärken einer Differenz zwischen dem Ergebnis der Messung der zu prüfenden Einheit (61) und dem Ergebnis der Messung des Kennwerts der Bezugseinheit (65).

公开(公告)号：DE112012001490T5

公开(公告)日：2013-12-24

申请号：DE112012001490

申请日：2012-03-13

Applicant: IBM

Inventor： SIMON ANDREW H ,  CHANDA KAUSHIK ,  GRUNOW STEPHAN ,  LUSTIG NAFTALI E ,  FILIPPI RONALD G ,  BONILLA GRISELDA ,  WANG PING-CHUAN

IPC: H01L23/62 ,  G01R31/74 ,  H01L21/82

Abstract: Eine Back-End-Of-The-Line(BEOL)-Sicherungsstruktur, die einen Stapel von Durchkontakten (122, 132) aufweist. Das Stapeln von Durchkontakten (122, 132) führt zu hohen Aspektverhältnissen, was die Überzugsschicht- und Kristallkeimbedeckung im Inneren der Durchkontakte schlechter macht. Die Schwachstellen der Überzugsschicht (124) und der Kristallkeimschichten führt zu einer höheren Wahrscheinlichkeit für einen Elektromigrations(EM)-Ausfall. Die Sicherungsstruktur geht Ausfälle aufgrund einer schlechten Überzugsschicht- und Kristallkeimbedeckung an. Entwurfsmerkmale erlauben eine Bestimmung, ob Ausfälle auftreten, eine Bestimmung des Ausmaßes des geschädigten Bereichs nach einem Programmieren der Sicherung und eine Verhinderung einer weiteren Ausbreitung des geschädigten dielektrischen Bereichs.

公开(公告)号：DE112010003734T5

公开(公告)日：2012-08-09

申请号：DE112010003734

申请日：2010-11-23

Applicant: IBM

Inventor： WANG PING-CHUAN ,  FENG KAI DI ,  YANG ZHIJIAN

IPC: H03F1/30

Abstract: Ein Verfahren zur Rückgewinnung von Verstärkung in einem bipolaren Transistor, umfasst: Bereitstellung eines bipolaren Transistors umfassend einen Emitter, einen Kollektor und eine Basis, die zwischen den Übergängen zum Emitter und zum Kollektor angeordnet ist; Betrieb in Sperrrichtung des Übergangs, der zwischen dem Emitter und der Basis angeordnet ist mit einer Betriebsspannung und für einen Betriebszeitraum, so dass eine Stromverstärkung &bgr; des Transistors abgebaut wird; Leerlauf des Transistors, und Erzeugung eines Reparatur-Stroms Ibr in der Basis, während des Betriebs in Vorwärtsrichtung des Übergangs, der zwischen dem Emitter und der Basis mit einer ersten Reparatur-Spannung (VBER) angeordnet ist, und während zumindest teilweise gleichzeitigen Betriebs in Sperrrichtung des Übergangs, der zwischen dem Kollektor und der Basis mit einer zweiten Reparatur-Spannung (VCBR) angeordnet ist, für eine Reparatur-Zeitperiode (TR), so dass die Verstärkung zumindest teilweise zurückgewonnen wird.

公开(公告)号：AU2002232005A1

公开(公告)日：2002-09-12

申请号：AU2002232005

申请日：2002-02-20

Applicant: IBM

Inventor： WANG PING-CHUAN ,  RAMACHANDRAN VIDHYA ,  EDWARDS ROBERT DANIEL ,  MALINOWSKI JOHN ,  KALDOR STEFFEN

IPC: H01L21/312 ,  H01L21/314 ,  H01L21/768 ,  H01L23/31 ,  H01L23/532 ,  H01L23/64

Abstract: A structure/method for reducing the stress between a dielectric, passivation layer and a metallic structure comprising coating the metallic structure with a low stress modulus buffer material, and forming the dielectric passivation layer covering the low stress modulus buffer material. The low stress modulus buffer material is composed of a layer of a polymeric material selected from at least one of the group consisting of a hydrogen/alkane SQ (SilsesQuioxane) resin, polyimide, and a polymer resin. The dielectric, passivation layer is composed of at least one layer of a material selected from at least one of the group consisting of silicon oxide and silicon nitride. A protective layer is formed over the dielectric, passivation layer. The low stress modulus buffer material has a thermal coefficient of expansion between that of the metallic structure and that of the dielectric passivation layer. In particular, the dielectric passivation layer between the metallic structure and the low stress modulus buffer material has a thermal coefficient of expansion between about 5 ppm/° C. and about 20 ppm/° C.

公开(公告)号：DE112016000399B4

公开(公告)日：2019-04-04

申请号：DE112016000399

申请日：2016-02-15

Applicant: IBM

Inventor： WANG PING-CHUAN ,  PEI CHENGWEN ,  LI WAI-KIN

IPC: H01L29/78 ,  H01L21/336 ,  H01L21/8234 ,  H01L23/58 ,  H01L27/088

Abstract: Halbleitereinheit (100) mit physikalisch unklonbarer Funktion (PUF), aufweisend:ein Halbleitersubstrat, das sich entlang einer ersten Richtung, um eine Länge zu definieren, und einer zweiten Richtung senkrecht zu der ersten Richtung erstreckt, um eine Dicke zu definieren;mindestens ein Paar von Halbleiterstrukturen (102a, 102b) auf dem Halbleitersubstrat, wobei das mindestens eine Paar von Halbleiterstrukturen aufweist:eine erste Halbleiterstruktur, die eine erste Gatedielektrikumsschicht (120a) mit einer ersten Form aufweist, die eine erste Schwellenspannung (Q1_Vt) definiert; undeine zweite Halbleiterstruktur, die eine zweite Gatedielektrikumsschicht (120b) mit einer zweiten dielektrischen Form aufweist, die umgekehrt bezüglich der ersten Form angeordnet ist und die eine zweite Schwellenspannung (Q2_Vt) definiert, die sich von der ersten Schwellenspannung unterscheidet.

公开(公告)号：DE112016000399T5

公开(公告)日：2017-10-26

申请号：DE112016000399

申请日：2016-02-15

Applicant: IBM

Inventor： WANG PING-CHUAN ,  PEI CHENGWEN ,  LI WAI-KIN

IPC: H01L29/78 ,  H01L21/82

Abstract: Eine Halbleitereinheit (100) mit physikalisch unklonbarer Funktion (PUF) enthält ein Halbleitersubstrat, das sich entlang einer ersten Richtung, um eine Länge zu definieren, und entlang einer zweiten Richtung entgegen der ersten Richtung erstreckt, um eine Dicke zu definieren. Auf dem Halbleitersubstrat ist mindestens ein Paar von Halbleiterstrukturen (102a, 102b) ausgebildet. Die Halbleiterstrukturen (102a, 102b) beinhalten eine erste Halbleiterstruktur (102a) und eine zweite Halbleiterstruktur (102b). Die erste Halbleiterstruktur (102a) enthält eine erste Gatedielektrikumsschicht (120a) mit einer ersten Form, die eine erste Schwellenspannung definiert. Die zweite Halbleiterstruktur (102b) enthält eine zweite Gatedielektrikumsschicht (120b) mit einer zweiten dielektrischen Form, die bezüglich der ersten Form umgekehrt angeordnet ist und die eine zweite Schwellenspannung definiert, die sich von der ersten Schwellenspannung unterscheidet.

公开(公告)号：DE112011103278T5

公开(公告)日：2013-08-01

申请号：DE112011103278

申请日：2011-08-18

Applicant: IBM

Inventor： WANG PING-CHUAN ,  TIAN CHUNYAN E ,  FILIPPI RONALD ,  LI WAI-KIN

IPC: H01L23/62

Abstract: Es werden Strukturen von elektronischen Sicherungen (E-Sicherung) bereitgestellt. Eine unprogrammierte E-Sicherung (100) beinhaltet eine Durchkontaktierung (120) aus einem ersten leitfähigen Material, die eine Unterseite und Seitenwände aufweist, wobei ein Abschnitt der Seitenwände durch eine leitfähige Auskleidung (121) bedeckt ist und die Unterseite der Durchkontaktierung auf einer Oberseite einer dielektrischen Schicht (410) ausgebildet ist, und einen ersten und einen zweiten Leitungsweg (111, 112) aus einem zweiten leitfähigen Material, die auf der Oberseite der dielektrischen Schicht (410) ausgebildet sind, wobei der erste und zweite Leitungsweg durch, und nur durch, die Durchkontaktierung (120) an den Seitenwänden leitend verbunden sind. Eine programmierte E-Sicherung beinhaltet eine Durchkontaktierung (120); einen ersten Leitungsweg (111) an einer ersten Seite der Durchkontaktierung, der durch einen Hohlraum (122) von Seitenwänden der Durchkontaktierung getrennt ist; und einen zweiten Leitungsweg (112) an einer zweiten, anderen Seite der Durchkontaktierung (120), der mit der Durchkontaktierung durch Seitenwände der Durchkontaktierung in leitendem Kontakt steht.