公开(公告)号：FR3099964A1

公开(公告)日：2021-02-19

申请号：FR1909210

申请日：2019-08-14

Applicant: ST MICROELECTRONICS CROLLES 2 SAS

Inventor： SCHMITT JOEL ,  SAIDI BILEL ,  JOBLOT SYLVAIN

IPC: H01L21/285 ,  H01L21/22 ,  H01L21/3213

Abstract: Procédé de réalisation d’une électrode dans un substrat de base et dispositif électronique, dans lesquels au moins une tranchée (4) est réalisée dans le substrat de base (2) et cette tranchée est remplie d’une matière amorphe recuite pour former une électrode en une matière cristallisée (5), et dans lesquels des particules (20) sont implantées dans la partie de l’électrode située du côté de la face frontale du substrat de base. Figure pour l’abrégé : Fig 1.

公开(公告)号：FR3085369B1

公开(公告)日：2021-01-08

申请号：FR1857846

申请日：2018-08-31

Applicant: ST MICROELECTRONICS CROLLES 2 SAS

Inventor： BAUDOT CHARLES

IPC: B82Y20/00 ,  G02F1/01 ,  G02F1/035

Abstract: La présente description concerne un modulateur électro-optique (1) comprenant un guide d'onde (101) comportant de multiples puits quantiques (103) dans une cavité (105) du guide d'onde (101).

公开(公告)号：FR3098017A1

公开(公告)日：2021-01-01

申请号：FR1907165

申请日：2019-06-28

Applicant: ST MICROELECTRONICS CROLLES 2 SAS

Inventor： REYNARD JEAN-PHILIPPE ,  FAVENNEC LAURENT ,  LHOSTIS SANDRINE

IPC: H01L21/70 ,  H01L21/324

Abstract: Procédé de réalisation d’un dispositif électronique et dispositif électronique, dans lesquels un premier étage électronique (2) et un deuxième étage électronique (3) sont réalisés séparément et sont montés et empilés l’un au-dessus de l’autre et comprennent des plots de contact (5, 6) situés les uns au-dessus des autres et reliés entre eux, le premier étage électronique (2) incluant des composants électroniques intégrés (7) qui sont spécifiquement choisis de sorte à supporter des traitements thermiques à des températures supérieures à un seuil haut de température (Sh), et le deuxième étage électronique (3) incluant des composants électroniques intégrés (8) qui sont spécifiquement choisis de sorte à supporter des traitements thermiques à des températures inférieures à un seuil bas de température (Sb), inférieur au seuil haut de température (Sh) précité, et qui ne supportent pas des traitements thermiques à des températures supérieures au seuil haut de température (Sh) précité. Figure pour l’abrégé : Fig 1

公开(公告)号：FR3098014A1

公开(公告)日：2021-01-01

申请号：FR1907194

申请日：2019-06-28

Applicant: ST MICROELECTRONICS CROLLES 2 SAS

Inventor： GREGOIRE MAGALI

IPC: H01L21/24 ,  H01L21/324

Abstract: Composé intermétallique La présente description concerne un procédé comprenant : a) déposer, sur une région semiconductrice (14B), une couche (20) de NiPt avec une concentration en atomes de Pt égale à 15% à plus ou moins 1% ; b) effectuer un recuit à une température de 260°C à plus ou moins 20°C, pendant une durée comprise entre 20 et 60 secondes. Figure pour l'abrégé : Fig. 2

公开(公告)号：FR3096827A1

公开(公告)日：2020-12-04

申请号：FR1905665

申请日：2019-05-28

Applicant: ST MICROELECTRONICS CROLLES 2 SAS ,  ST MICROELECTRONICS ROUSSET

Inventor： BOIVIN PHILIPPE ,  BENOIT DANIEL ,  BERTHELON REMY

IPC: G11C13/02

Abstract: Mémoire à changement de phase La présente description concerne un procédé de fabrication d'une mémoire à changement de phase comprenant la formation d'une première couche isolante (50) dans des cavités (42) situées à l'aplomb de bandes de matériau à changement de phase (28), et la gravure anisotrope des parties de la première couche isolante (50) situées au fond des cavités (42) ; et un dispositif mémoire à changement de phase comprenant une première couche isolante (50) contre des parois latérales de cavités (42) situées à l'aplomb de bandes de matériau à changement de phase (28). Figure pour l'abrégé : Fig. 3

公开(公告)号：FR3076916B1

公开(公告)日：2020-09-04

申请号：FR1850290

申请日：2018-01-15

Applicant: ST MICROELECTRONICS CROLLES 2 SAS

Inventor： MONFRAY STEPHANE

IPC: G02F1/025

Abstract: L'invention concerne un modulateur de phase électro-optique comprenant un guide d'onde (100) comportant un empilement d'une première bande (101) en un matériau semiconducteur dopé d'un premier type de conductivité, d'une deuxième bande (103) en matériau conducteur ou en un matériau semiconducteur dopé du deuxième type de conductivité, et d'une troisième bande (105) en un matériau semiconducteur dopé du premier type de conductivité, la deuxième bande étant séparée de la première bande par une première couche d'interface (107) en un matériau diélectrique et de la troisième bande par une deuxième couche d'interface (109) en un matériau diélectrique.

公开(公告)号：FR3093232A1

公开(公告)日：2020-08-28

申请号：FR1901792

申请日：2019-02-22

Applicant: ST MICROELECTRONICS CROLLES 2 SAS ,  ST MICROELECTRONICS ROUSSET

Inventor： LA ROSA FRANCESCO ,  MANTELLI MARC ,  NIEL STEPHAN ,  REGNIER ARNAUD

IPC: H01L27/11563

Abstract: Le dispositif (DIS) de fonction physiquement non-clonable, comporte un ensemble (ENS) de paires (P) de transistors (OTP1, OTP2) destinés à avoir une même tension de seuil mais présentant chacun une tension de seuil effective (Vteff) appartenant à une distribution aléatoire commune (DST), un moyen de lecture différentielle (LECT) configuré pour mesurer la différence entre les tensions de seuil effectives (Vteff) des paires (P) de transistors (OTP1, OTP2) et pour identifier des paires de transistors dites non fiables (NF) dont la différence entre les tensions de seuil effectives est inférieure à une valeur de marge (MRG), et un moyen d’écriture (ECR) configuré pour décaler la tension de seuil effective (C2, E1) d’un transistor de chaque paire non fiable (NF), de façon contrôlée et limitée de sorte que la tension de seuil décalée reste à l’intérieur de ladite distribution aléatoire commune (DST). Figure pour l’abrégé : Fig 2

公开(公告)号：FR3091929A1

公开(公告)日：2020-07-24

申请号：FR1900530

申请日：2019-01-22

Applicant: ST MICROELECTRONICS CROLLES 2 SAS

Inventor： CARMINATI YANN

IPC: G01R31/28 ,  G06F11/25

Abstract: Détermination de la dispersion d'un composant électronique La présente description concerne un dispositif de détermination d'une valeur représentative de la dispersion d'un délai de propagation d'ensembles de composants électroniques, le dispositif comprenant : au moins une structure de test (104) de composants, chaque structure de test comprenant des étages de composants et un circuit logique connectés en anneau, chaque étage comprenant deux ensembles de composants similaires par lesquels peut passer un signal ; et un dispositif de test configuré pour obtenir des valeurs de la au moins une barrette et pour effectuer des opérations sur ces valeurs. Figure pour l'abrégé : Fig. 1

公开(公告)号：FR3091410A1

公开(公告)日：2020-07-03

申请号：FR1874151

申请日：2018-12-26

Applicant: ST MICROELECTRONICS CROLLES 2 SAS

Inventor： RISTOIU DELIA ,  BAR PIERRE ,  LEVERD FRANÇOIS

IPC: H01L21/311 ,  G02B6/43

Abstract: Procédé de gravure La présente description concerne un procédé de formation d'une cavité (30) traversant un empilement (10) de couches (6, 8) incluant une couche inférieure (61) dont une première portion (24) présente localement une surépaisseur, le procédé comprenant une première étape de gravure non sélective et une deuxième étape de gravure sélective à l'aplomb de la première portion (24). Figure pour l'abrégé : Fig. 6

公开(公告)号：FR3087607A1

公开(公告)日：2020-04-24

申请号：FR1859583

申请日：2018-10-17

Applicant: ST MICROELECTRONICS CROLLES 2 SAS

Inventor： MALINGE PIERRE

IPC: H04N5/372 ,  H01L27/148 ,  H04N5/357

Abstract: Dispositif imageur (DIS) comportant une matrice (MAT) de pixels dans laquelle chaque pixel (PX) comprend : - une zone photosensible (PH) configurée pour intégrer un signal lumineux (SL) ; - une borne (VRTPIX) configurée pour délivrer un signal de référence ; - un premier nœud de stockage capacitif (VST1) configuré pour recevoir un signal représentatif du nombre de charges générées par ladite zone photosensible (PH) ; - un deuxième nœud de stockage capacitif (VST2) configuré pour recevoir ledit signal de référence ; - un premier transistor de transfert (M5) couplé entre le premier nœud de stockage capacitif (VST1) et la zone photosensible (PH), et un deuxième transistor de transfert (M8) couplé entre le deuxième nœud de stockage capacitif (VST2) et la borne (VRTPIX), les deux transistors de transfert (M5, M8) ayant une électrode de conduction commune et un substrat commun (SUB), ledit substrat commun (SUB) étant couplé au premier nœud de stockage capacitif (VST1).