公开(公告)号：WO2016128214A1

公开(公告)日：2016-08-18

申请号：PCT/EP2016/051620

申请日：2016-01-27

Applicant: ROBERT BOSCH GMBH

Inventor： JOCHAM, Reinhold ,  RUFF, Walter

IPC: H05K1/02 ,  H05K3/20 ,  H05K3/00

CPC classification number: H05K3/202 ,  H01L2224/371 ,  H01L2224/40225 ,  H01L2224/48227 ,  H01L2924/15162 ,  H05K1/0265 ,  H05K3/0014 ,  H05K3/0097 ,  H05K2201/0376 ,  H05K2201/09118 ,  H05K2201/09845 ,  H05K2201/09881 ,  H05K2201/10272 ,  H05K2201/10924 ,  H05K2203/0228

Abstract: Die Erfindung betrifft einen Schaltungsträger (100) mit zumindest zwei angrenzenden elektrisch leitfähigen Bereichen (30), wobei die zumindest zwei elektrisch leitfähigen Bereiche elektrisch zueinander entkoppelt sind. Die zumindest zwei elektrisch leitfähigen Bereiche sind aus einem Band- und/oder Blechmaterial (10) gebildet und weisen jeweils eine Oberseite (12) und eine Unterseite (11) auf, welche durch eine umlaufende Seitenfläche (31) umrandet sind. Zumindest ein Ausschnitt der Seitenfläche zumindest eines der elektrisch leitfähigen Bereiche ist dabei durch ein Isolationsmaterial (50) bedeckt. Ferner sind die zumindest zwei elektrisch leitfähigen Bereiche zumindest in einem Bereich ihrer jeweiligen Seitenflächen durch einen Zwischenraum (20) beabstandet, in welchem das Isolationsmaterial angeordnet ist. Das Isolationsmaterial überbrückt den Zwischenraum, indem es bis an den Ausschnitt der jeweiligen Seitenflächen der zwei leitfähigen Bereiche reicht.

Abstract translation: 本发明涉及一种具有至少两个相邻的导电区域（30）的电路基板（100），所述至少两个导电区域彼此电分离。 所述至少两个导电区域的带和/或片材（10）的形成，并且每一个都具有顶部（12）和底部（11），这是由外周侧表面（31）包围。 在由绝缘材料（50），由此覆盖所述导电区域中的至少一个的侧表面的至少一个部分。 此外，至少在它们各自的侧表面的区域中通过一个间隙（20）在所述至少两个导电区域彼此隔开，其中，所述绝缘材料被布置。 绝缘材料通过至两个导电区域的各自的侧面的部分桥接所述间隙，这是足够的。

公开(公告)号：WO2015111922A1

公开(公告)日：2015-07-30

申请号：PCT/KR2015/000645

申请日：2015-01-21

Applicant: 엘지이노텍 주식회사

Inventor： 안윤호 ,  이상명 ,  정원석

IPC: H05K3/46 ,  H05K1/18

CPC classification number: H05K1/185 ,  G01J5/024 ,  H01L21/568 ,  H01L23/13 ,  H01L23/49822 ,  H01L23/5389 ,  H01L24/20 ,  H01L2224/02371 ,  H01L2224/04105 ,  H01L2224/8203 ,  H05K3/007 ,  H05K3/429 ,  H05K3/4602 ,  H05K2201/068 ,  H05K2201/09881 ,  H05K2203/0514 ,  H05K2203/1469

Abstract: 본 발명은 매립형 인쇄회로기판에 관한 것으로, 캐비티를 포함하는 절연 기판과 상기 캐비티에 배치되는 소자; 및 상기 감광성 재료로 형성되며, 상기 소자의 일부를 노출하는 개구부를 포함하는 절연층을 포함한다.

Abstract translation: 掩埋式印刷电路板技术领域本发明涉及一种掩埋式印刷电路板，包括：绝缘基板，包括空腔; 布置在腔中的装置; 以及由感光材料制成的绝缘层，所述绝缘层包括暴露所述器件的一部分的开口。

公开(公告)号：WO2013140975A1

公开(公告)日：2013-09-26

申请号：PCT/JP2013/055334

申请日：2013-02-28

Applicant: 富士フイルム株式会社

Inventor： 片桐　健介

IPC: H01B13/00 ,  G06F3/041 ,  H01B5/14

CPC classification number: G02B5/0242 ,  C23C18/08 ,  G02B5/0268 ,  G02F1/13338 ,  G02F1/133504 ,  G02F1/133528 ,  G02F1/13439 ,  G02F2001/133541 ,  G06F3/041 ,  G06F3/044 ,  G06F3/045 ,  G06F2203/04103 ,  H01L51/5206 ,  H01L51/5268 ,  H05K1/0274 ,  H05K3/06 ,  H05K2201/0108 ,  H05K2201/09881 ,  H05K2203/0571

Abstract: 　高い導電性と高い透明性を有すると共に、パターン見えが小さく、かつ、エレクトロケミカルマイグレーションによる絶縁不良を起こしづらい導電性部材及びその製造方法、並びに当該導電性部材を用いたタッチパネル、及び表示装置の提供。基板上に、金属ナノワイヤーを含む導電層及び光散乱性微粒子を含む光散乱性層のいずれか一方をパターン状に形成する工程と、パターン状に形成された一方の層の間に他方の層を形成する工程とを含む。

Abstract translation: 提供：具有高导电性和高透明度并且被配置为使得图案不太可见并且不可能发生由于电化学迁移而导致差的绝缘性的导电构件; 制造导电部件的方法; 使用所述导电构件的触摸面板; 和显示装置。 制造导电构件的方法包括：用于在衬底上图案形成导电层或光散射层之一的步骤，所述导电层包括金属纳米线和包含光散射微粒的光散射层; 以及在图案形成的一层的空间中形成另一层的步骤。

公开(公告)号：WO2012043201A1

公开(公告)日：2012-04-05

申请号：PCT/JP2011/070670

申请日：2011-09-05

Applicant: 三菱製紙株式会社 ,  豊田 裕二 ,  後閑 寛彦 ,  入澤 宗利 ,  金田 安生 ,  中川 邦弘

Inventor： 豊田　裕二 ,  後閑　寛彦 ,  入澤　宗利 ,  金田　安生 ,  中川　邦弘

IPC: H05K3/28 ,  H05K3/00

CPC classification number: H05K3/28 ,  H05K2201/09881 ,  H05K2203/0769 ,  H05K2203/0793

Abstract: 接続パッドを有する回路基板の表面にソルダーレジスト層を形成する工程、アルカリ水溶液によって、ソルダーレジスト層の厚みが接続パッドの厚み以下になるまで薄膜化する工程をこの順に含むことを特徴とし、互いに隣接する半導体接続用の接続パッド間の半田による電気的な短絡がなく、接続パッド上にソルダーレジスト残渣を残さないソルダーレジストパターンの形成方法である。

Abstract translation: 形成阻焊剂图案的方法的特征在于，依次包括在具有连接焊盘的电路板的表面上形成阻焊层的步骤和通过碱水溶液还原的步骤， 阻焊层的厚度不超过连接焊盘的厚度。 由于用于将相邻半导体彼此连接的连接焊盘之间的焊料，形成阻焊图形的方法不会形成电气短路，并且不会在连接焊盘上留下抗焊锡残留物。

公开(公告)号：WO2010125924A1

公开(公告)日：2010-11-04

申请号：PCT/JP2010/056738

申请日：2010-04-15

Applicant: 株式会社村田製作所 ,  山元 一生 ,  岩越 邦男 ,  鎌田 明彦

Inventor： 山元　一生 ,  岩越　邦男 ,  鎌田　明彦

IPC: H05K3/46 ,  H05K3/12 ,  H05K3/18

CPC classification number: H05K3/4667 ,  G03G15/224 ,  G03G15/225 ,  G03G15/6585 ,  G03G15/6591 ,  H05K1/0306 ,  H05K3/1266 ,  H05K3/246 ,  H05K3/4682 ,  H05K2201/09881 ,  H05K2203/0517

Abstract: 【課題】セラミック多層基板の表裏主面の電極を電子写真法により形成する際、かぶりトナーによる不良を改善すること。 【解決手段】キャリア部材上に表面電極を形成すべき箇所に開口部を持つ第１外層セラミック層を形成し、その外層セラミック層の開口部に、表面電極を電極トナーを用いて電子写真法により形成する。そして、第１外層セラミック層及び表面電極上に、内層セラミック層と内部電極パターンとを交互に形成して積層体を得た後、積層体上に裏面電極を電極トナーを用いて電子写真法により形成する。その後、裏面電極以外の領域を埋めるように第２外層セラミック層を形成し、積層体をキャリア部材から剥離し、当該積層体を焼成することでセラミック多層基板を得る。表／裏面電極の形成時に発生するかぶりトナーが外層セラミック層で覆われるので、電極間ショートやＩＲ劣化などの問題を解消できる。

Abstract translation: 当通过静电复印技术在陶瓷多层基板的前后主表面上形成电极时，改善由雾调色剂产生的故障。 在载体部件上形成有在其上形成表面电极的位置处具有开口的第一外层陶瓷层，并且通过静电复印使用电极调色剂在外层陶瓷层的开口中形成表面电极。 此外，在通过在第一外层陶瓷层和表面电极上交替形成内层陶瓷层和内电极图案而获得层叠体之后，使用电极调色剂通过静电复印形成背层电极。 之后，形成第二外层陶瓷层，以桥接除了背面电极之外的区域，并且将层叠体从载体部件移除，并烧结以获得陶瓷多层基板。 因此，当形成前表面电极和后表面电极时产生的雾化调色剂被外层陶瓷层覆盖。 因此，可以解决电极之间的短路或IR的劣化。

公开(公告)号：WO2008119582A1

公开(公告)日：2008-10-09

申请号：PCT/EP2008/051485

申请日：2008-02-07

Applicant: ROBERT BOSCH GMBH ,  EGERTER, Juergen ,  ROETHLINGSHOEFER, Walter ,  WERNER, Markus

Inventor： EGERTER, Juergen ,  ROETHLINGSHOEFER, Walter ,  WERNER, Markus

IPC: H01L21/48

CPC classification number: H01L21/4807 ,  H01L21/4857 ,  H05K1/0306 ,  H05K3/465 ,  H05K3/4667 ,  H05K2201/09881 ,  H05K2203/0169 ,  H05K2203/1344 ,  H05K2203/1366 ,  Y10T29/49126 ,  Y10T29/4916 ,  Y10T29/49163

Abstract: Es werden ein Verfahren zur Herstellung einer keramischen Mehrlagen-Schaltungsanordnung und eine entsprechende Mehrlagen-Schaltungsanordnung vorgeschlagen, wobei das Verfahren folgende Schritte aufweist:sequenzielles Abscheiden einer Mehrzahl von Schaltungslagen (L1- L4) der Mehrlagen-Schaltungsanordnung auf einem Substrat (10b) in einem Pulversprühverfahren, wobei die einzelnen Schaltungslagen (L1-L4) elektrisch leitende Bereiche (V1-V7; LB1- LB5) aus mindestens einem leitfähigen Material (MP) und elektrisch isolierende Bereiche (D1- D4) aus mindestens einem keramischen Material (DP) aufweisen; Verpressen der abgeschiedenen Mehrzahl von Schaltungslagen (L1-L4); und thermisches Sintern der verpressten Mehrzahl von Schaltungslagen (L1-L4).

Abstract translation: 已提出了一种用于制造陶瓷多层电路组件的方法和相应的多层电路组件，所述方法包括以下步骤：顺序地在一个粉末喷涂在基板（10B）上沉积多个多层电路的电路层（L1 L4）的 其中，各个电路层（L1-L4）导电区域（V1-V7; LB1- LB5）至少一种导电材料（MP）的和电绝缘的区域（D1-D4）的至少一种陶瓷材料的（DP）具有; 压缩所述分离的多个电路层（L1-L4）的; 和按下的多个电路层的（L1-L4）的热烧结。

公开(公告)号：WO2008112354A1

公开(公告)日：2008-09-18

申请号：PCT/US2008/052900

申请日：2008-02-04

Applicant: 3M INNOVATIVE PROPERTIES COMPANY

Inventor： BHARTI, Vivek ,  MICHEL, Matthew J.

IPC: H01L21/3205 ,  H01L21/28 ,  H01L21/60

CPC classification number: H05K3/101 ,  B29C47/0021 ,  B29C47/062 ,  B29C47/065 ,  B29C47/145 ,  H01L21/32056 ,  H01L41/0471 ,  H01L41/083 ,  H01L41/297 ,  H01L41/333 ,  H01L41/45 ,  H05K3/4664 ,  H05K2201/09881 ,  Y10T29/42

Abstract: An article comprises first and second electrically responsive elements having a cutting plane which is perpendicular to an x-dimension for separating the elements. The conductive elements of the conductive layers are alternatingly exposed to one of the two opposing faces of the conductive element.

Abstract translation: 一种制品包括第一和第二电响应元件，其具有垂直于用于分离元件的x维度的切割平面。 导电层的导电元件交替地暴露于导电元件的两个相对面之一。

公开(公告)号：WO2007052619A1

公开(公告)日：2007-05-10

申请号：PCT/JP2006/321686

申请日：2006-10-31

Applicant: 松下電器産業株式会社 ,  沢田 宗之 ,  勝村 英則 ,  加賀田 博司

Inventor： 沢田 宗之 ,  勝村 英則 ,  加賀田 博司

IPC: H05K3/46

CPC classification number: H05K3/4611 ,  B32B18/00 ,  C04B35/645 ,  C04B2237/343 ,  C04B2237/562 ,  C04B2237/62 ,  C04B2237/68 ,  C04B2237/702 ,  C04B2237/704 ,  H05K1/0306 ,  H05K3/28 ,  H05K3/4629 ,  H05K2201/09881 ,  H05K2201/09909 ,  H05K2203/308

Abstract: 　未焼結積層体は、第１のセラミック層の面上に位置する導体と、導体の端部を覆うように第１のセラミック層の上記面上に位置する絶縁体と、導体と絶縁体上に位置する第２のセラミック層とを備える。第１のセラミック層が焼結しかつ第２のセラミック層が焼結しない温度で未焼結積層体を焼成する。積層体を焼成した後で、積層体から第２のセラミック層を除去することで、積層セラミック基板が得られる。絶縁体は１０μｍ以上４０μｍ以下の厚さを有する。この方法により、絶縁体を高密度にすることができ、容易に導体を形成することができる。

Abstract translation: 提供了包括第一陶瓷层，设置在其表面上的导体的未烧结层压体，设置在第一陶瓷层的表面上以覆盖导体的边缘部分的绝缘体和叠置在导体上的第二陶瓷层， 绝缘子。 未烧结的层压体在第一陶瓷层被烧结的温度下烧结，而第二陶瓷层保持未烧结。 在层压体烧结之后，从层压体中除去第二陶瓷层，从而获得层压陶瓷基板。 绝缘体的厚度为10〜40μm。 该过程可以实现绝缘体的高密度，并且容易形成导体。

公开(公告)号：WO2006094307A2

公开(公告)日：2006-09-08

申请号：PCT/US2006008334

申请日：2006-03-06

Applicant: SANMINA SCI CORP

Inventor： DUDNIKOV GEORGE JR ,  GISIN FRANZ

CPC classification number: H05K3/429 ,  H05K1/0257 ,  H05K1/0259 ,  H05K1/116 ,  H05K1/167 ,  H05K3/184 ,  H05K3/422 ,  H05K2201/0187 ,  H05K2201/0738 ,  H05K2201/096 ,  H05K2201/09645 ,  H05K2201/09718 ,  H05K2201/09881 ,  Y10T29/49117 ,  Y10T29/49124 ,  Y10T29/49126 ,  Y10T29/49139 ,  Y10T29/49155 ,  Y10T29/49156 ,  Y10T29/49165

Abstract: Systems and methods for simultaneously partitioning a plurality of via structures into electrically isolated portions by using plating resist within a PCB stackup are disclosed. Such via structures are made by selectively depositing plating resist in one or more locations in a sub-composite structure. A plurality of sub-composite structures with plating resist deposited in varying locations are laminated to form a PCB stackup of a desired PCB design. Through-holes are drilled through the PCB stackup through conductive layers, dielelectric layers and through the plating resist. Thus, the PCB panel has multiple through-holes that can then be plated simultaneously by placing the PCB panel into a seed bath, followed by immersion in an electroless copper bath. Such partitioned vias increase wiring density and limit stub formation in via structures. Such partitioned vias allow a plurality of electrical signals to traverse each electrically isolated portion without interference from each other.

Abstract translation: 公开了通过在PCB堆叠中使用电镀抗蚀剂将多个通孔结构同时分隔成电隔离部分的系统和方法。 通过在子复合结构中的一个或多个位置选择性地沉积电镀抗蚀剂来制造这种通孔结构。 具有在不同位置沉积的电镀抗蚀剂的多个亚复合结构层压以形成期望的PCB设计的PCB堆叠。 通过导电层，电介质层和电镀抗蚀剂在PCB堆叠中钻出通孔。 因此，PCB面板具有多个通孔，然后可以通过将PCB面板放置在种子池中，然后浸入无电解铜浴中而同时进行电镀。 这种分隔的通孔增加布线密度并限制通孔结构中的短截线形成。 这种分隔的通孔允许多个电信号穿过每个电隔离部分而没有彼此的干扰。

公开(公告)号：WO2005074340A1

公开(公告)日：2005-08-11

申请号：PCT/JP2005/001628

申请日：2005-01-28

Applicant: イビデン株式会社 ,  苅谷 隆 ,  古谷 俊樹

Inventor： 苅谷 隆 ,  古谷 俊樹

IPC: H05K3/46

CPC classification number: H01L24/16 ,  H01L21/4857 ,  H01L23/49816 ,  H01L23/49822 ,  H01L23/49827 ,  H01L2224/13099 ,  H01L2224/16 ,  H01L2224/16225 ,  H01L2224/16235 ,  H01L2224/73253 ,  H01L2924/00011 ,  H01L2924/00014 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01011 ,  H01L2924/01013 ,  H01L2924/01019 ,  H01L2924/01027 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01046 ,  H01L2924/01057 ,  H01L2924/01074 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/014 ,  H01L2924/12042 ,  H01L2924/14 ,  H01L2924/30105 ,  H05K1/0271 ,  H05K1/0373 ,  H05K1/111 ,  H05K1/115 ,  H05K3/243 ,  H05K3/28 ,  H05K3/4007 ,  H05K3/4602 ,  H05K2201/0133 ,  H05K2201/0367 ,  H05K2201/068 ,  H05K2201/09881 ,  H05K2201/10674 ,  Y10T29/49117 ,  Y10T29/49124 ,  Y10T29/49128 ,  Y10T29/49155 ,  Y10T29/49156 ,  Y10T29/49204 ,  H01L2924/00 ,  H01L2224/0401

Abstract: 多層プリント配線板１０は、コア基板２０と、該コア基板２０上に形成され上面に導体パターン３２が設けられたビルドアップ層３０と、該ビルドアップ層３０上に形成された低弾性率層４０と、該低弾性率層４０の上面に設けられ半導体チップ７０とはんだバンプ６６を介して接続されるランド５２と、低弾性率層４０を貫通してランド５２と導体パターン３２とを電気的に接続する導体ポスト５０と、を備え、導体ポスト５０は上部及び下部の直径が共に８０μｍ、中間部の直径が３５μｍであり、高さが２００μｍである。この導体ポスト５０のアスペクト比Ｒａｓｐ（高さ／最小径）は５．７、最大径／最小径が２．３である。

Abstract translation: 公开了一种多层印刷电路板（10），其包括芯基板（20），积层（30），其形成在芯基板（20）上并在上表面上设置有导电图案（32） 在所述积层（30）上形成的弹性层（40），布置在所述低弹性层（40）的上表面上并通过焊料凸块与半导体芯片（70）连接的平台（52） 66）和穿透低弹性层（40）的导电柱（50），用于电连接焊盘（52）和导电图案（32）。 柱（50）的顶部和底部的直径均为80μm，而中间部分的直径为35μm。 导电柱（50）具有200μm的高度，并且导电柱（50）的高宽比（Rasp）（高/最小直径）为5.7，而最大直径与最小直径的比为2.3。