公开(公告)号：EP1364398A1

公开(公告)日：2003-11-26

申请号：EP02708936.6

申请日：2002-01-02

Applicant: The Charles Stark Draper Laboratory, INC.

Inventor： BORENSTEIN, Jeffrey

IPC: H01L21/46 ,  C23F1/00

CPC classification number: B81C1/00119 ,  B81B2201/0235 ,  B81C1/00357 ,  B81C2201/0132 ,  B81C2201/014 ,  B81C2201/019 ,  B81C2201/0191

Abstract: The invention provides a general fabrication method for producing MicroElectroMechanical Systems (MEMS) and related devices using Silicon-On-Insulator (SOI). One first obtains an SOI wafer that has (i) a handle layer, (ii) a dielectric layer, and (iii) a device layer. A mesa etch has been made on the device layer of the SOI wafer and a structural etch has been made on the dielectric layer of the SOI wafer. One then obtains a substrate (such as glass or silicon), where a pattern has been etched onto the substrate. The SOI wafer and the substrate are bonded together. Then the handle layer of the SOI wafer is removed, followed by the dielectric layer of the SOI wafer.

公开(公告)号：EP0955668A3

公开(公告)日：2003-05-07

申请号：EP99109110.9

申请日：1999-05-07

Applicant: Rockwell Science Center, LLC

Inventor： Yao, Jun J. ,  Anderson, Robert J.

IPC: H01L21/00 ,  B81B3/00 ,  B81C1/00

CPC classification number: B81C1/00484 ,  B81B2203/0118 ,  B81C2201/0108 ,  B81C2201/014 ,  B81C2201/019

Abstract: The present invention relates to a fabrication process for manufacture of micro electromechanical (MEM) devices such as cantilever support beams. This fabrication process requires only two lithographic masking steps and offers moveable electromechanical devices with high electrical isolation. A preferred embodiment of the process uses electrically insulating glass substrate (102) as the carrier substrate and single crystal silicon (108) as the MEM component material. The process further includes deposition of an optional layer of insulating material (110) such as silicon dioxide on top of a layer of doped silicon (108) grown on a silicon substrate. The silicon dioxide (110) is epoxy bonded to the glass substrate (102) to create a silicon-silicon dioxide-epoxy-glass structure (200). The silicon is patterned using anisotropic plasma dry etching techniques. A second patterning then follows to pattern the silicon dioxide layer (110) and an oxygen plasma etch is performed to undercut the epoxy film (120) and to release the silicon MEM component. This two-mask process provides single crystal silicon MEMs with electrically isolated MEM component. Retaining silicon dioxide insulating material (110) in selected areas mechanically supports the MEM component.

公开(公告)号：EP1233927A4

公开(公告)日：2003-01-08

申请号：EP00980528

申请日：2000-11-17

Applicant: UNIV CALIFORNIA

Inventor： HANSFORD DEREK ,  FERRARI MAURO

IPC: B82B3/00 ,  B01D67/00 ,  B01D69/02 ,  B01D71/02 ,  B81B3/00 ,  B81C1/00 ,  B01D63/00 ,  B01J29/06 ,  B82B1/00 ,  C01B37/00

CPC classification number: B81C1/00158 ,  B01D67/0058 ,  B01D67/0062 ,  B01D67/0072 ,  B01D69/02 ,  B01D71/02 ,  B01D71/022 ,  B01D2325/02 ,  B01D2325/04 ,  B01D2325/08 ,  B81B2201/06 ,  B81B2201/10 ,  B81C2201/0109 ,  B81C2201/014 ,  B81C2201/053

Abstract: A method of forming a membrane with nanometer scale pores includes forming a sacrificial etch stop layer on a substrate. A base layer is constructed on the sacrificial etch stop layer. Micrometer scale pores are formed within the base layer. A sacrificial base layer is built on the base layer. The sacrificial base layer is removed from selected regions of the base layer to define nanometer scale pores within the base layer. The resultant membrane has sub-fifty nanometer pores formed within it.

公开(公告)号：EP0713117B1

公开(公告)日：1999-09-08

申请号：EP95117185.9

申请日：1995-10-31

Applicant: TEXAS INSTRUMENTS INCORPORATED

Inventor： Smith, Gregory C. ,  Gove, Robert J. ,  Boysel, Robert M. ,  Markandey, Vishal ,  Hornbeck, Larry J.

IPC: G02B26/08

CPC classification number: B81C1/00111 ,  B81B2201/042 ,  B81C2201/014 ,  G02B26/0841 ,  G06K15/1252 ,  G09G3/20 ,  G09G3/2022 ,  G09G2340/0407 ,  G09G2340/0414 ,  G09G2340/0421 ,  G09G2340/0442 ,  G09G2360/02 ,  H04N1/1934 ,  H04N5/4401 ,  H04N5/7458 ,  H04N7/01

公开(公告)号：EP0890978A1

公开(公告)日：1999-01-13

申请号：EP97830345.1

申请日：1997-07-10

Applicant: STMicroelectronics S.r.l.

Inventor： Vigna, Benedetto ,  Ferrari, Paolo ,  Ferrera, Marco ,  Montanini, Pietro

IPC: H01L21/00 ,  G01P15/00 ,  G01C19/00

CPC classification number: H01L21/764 ,  B81B2201/0235 ,  B81B2201/0242 ,  B81B2203/0136 ,  B81B2203/0307 ,  B81C1/00246 ,  B81C2201/0109 ,  B81C2201/014 ,  B81C2203/0735 ,  G01C19/56 ,  G01P15/0802 ,  G01P15/125 ,  G01P2015/0814 ,  H01L21/76202

Abstract: To increase the sensitivity of the sensor the suspended structure (40) forming the seismic mass has a tungsten core (26) which has high density. To manufacture it, a sacrificial layer (21) of silicon oxide, a polycrystal silicon layer (24), a tungsten layer (26) and a silicon carbide layer (28) are deposited in succession over a single crystal silicon body (1); the suspended structure (40) is defined by selectively removing the silicon carbide (28), tungsten (26) and polycrystal silicon (24) layers; spacers (30') of silicon carbide are formed which cover the uncovered ends of the tungsten layer (26); and the sacrificial layer (21) is then removed.

Abstract translation: 为了提高形成的地震质量的悬挂结构（40）具有钨芯（26），所述传感器具有高密度的敏感性。 为了制造它，氧化硅的牺牲层（21），一多晶硅层（24），钨层（26）和碳化硅层（28）被连续超过单晶硅体沉积（1）; 悬浮结构（40）通过选择性地去除碳化硅（28），钨（26）和多晶硅（24）的层所定义; 覆盖钨层（26）的未覆盖端碳化硅的间隔件（30“）被形成; 和牺牲层（21）随后被移除。

公开(公告)号：EP0678905A3

公开(公告)日：1997-10-08

申请号：EP95102347.2

申请日：1995-02-20

Applicant: ROCKWELL INTERNATIONAL CORPORATION

Inventor： Hays, Kenneth M.

IPC: H01L21/308

CPC classification number: G01L9/0019 ,  B81C1/00801 ,  B81C2201/0136 ,  B81C2201/014 ,  H03H3/007 ,  Y10S148/012

Abstract: A dissolved wafer micromachining process is modified by providing an etch control seal around the perimeter of a heavily doped micromechanical structure formed on a substrate. The micromechanical structure is fabricated on a wafer using conventional methods including the formation of a trench that surrounds and defines the shape of the micromechanical structure in the substrate. The etch control seal comprises a portion of the substrate in the form of a raised ring extending around the perimeter of the micromechanical structure and its defining trench. Selected raised areas of the heavily doped micromechanical structure and the top of the raised etch control seal are bonded to a second substrate. A selective etch is then used to dissolve the first substrate so that the heavily doped micromechanical structure remains attached to the second substrate only at the bonded areas. The etch control seal reduces exposure of the micromechanical structure and bonded areas to the etch by preventing the etch from contacting the heavily doped structure until the etch leaks through the dissolving floor of the trench. This occurs only during the final stages of the substrate dissolution step, thus minimizing exposure of the micromechanical structure and bonded areas to the damaging effects of the etch. Use of an etch control seal increases design flexibility and improves micromechanical device yield and quality in a dissolved wafer fabrication process.

Abstract translation: 用于微加工工艺的蚀刻控制密封件包括可溶于选择性蚀刻（10）的基底，在其上形成具有凸起区域（12）的微机械结构。 在结构周围的衬底上的凸起环（16）具有比衬底更大的蚀刻电阻，并且结合到环和凸起区域的第二衬底（18）也具有更大的耐蚀刻性。 结合环形成蚀刻控制密封件（20），以通过选择性蚀刻在第一衬底去除期间保护结构。 还要求保护的是如上所述的微加工工艺的粘合组件，其中没有规定在第一基板上形成具有凸起区域的结构的性质。

公开(公告)号：JP6381586B2

公开(公告)日：2018-08-29

申请号：JP2016122399

申请日：2016-06-21

Applicant: ニヴァロックス−ファー ソシエテ アノニム

Inventor： アレクス・ガンデルマン

IPC: G04B17/06 ,  G04B15/14 ,  G04B13/02 ,  B81C1/00

CPC classification number: G04D99/00 ,  B81B2201/035 ,  B81B2203/0384 ,  B81C1/00103 ,  B81C2201/0132 ,  B81C2201/0138 ,  B81C2201/014 ,  C23F1/00

公开(公告)号：JP6177390B2

公开(公告)日：2017-08-09

申请号：JP2016122395

申请日：2016-06-21

Applicant: ニヴァロックス−ファー ソシエテ アノニム

Inventor： アレクス・ガンデルマン ,  アンドレ・パン

IPC: B81C1/00 ,  G04B13/02 ,  G04B19/06 ,  G04B37/22 ,  G04B15/14

CPC classification number: B81C1/00619 ,  B81C1/00103 ,  G04B13/02 ,  G04B13/026 ,  G04B13/027 ,  G04D99/00 ,  B81B2201/035 ,  B81B2203/0384 ,  B81C2201/0112 ,  B81C2201/0132 ,  B81C2201/0138 ,  B81C2201/014 ,  B81C2201/0188 ,  B81C2201/0198

公开(公告)号：JP2016531006A

公开(公告)日：2016-10-06

申请号：JP2016522377

申请日：2014-06-11

Applicant: ソイテックSoitec

Inventor： マリアム サダカ， ,  マリアム サダカ， ,  ルドヴィック エスカルノー， ,  ルドヴィック エスカルノー，

IPC: B81C1/00 ,  H03H3/007 ,  H03H9/24

CPC classification number: B81C1/00047 ,  B81B1/002 ,  B81B2203/0127 ,  B81B2203/0315 ,  B81C1/00158 ,  B81C2201/0105 ,  B81C2201/014 ,  B81C2201/0192

Abstract: 微小電気機械システム(MEMS)トランスデューサの形成において使用することができる、1つ又は複数のキャビティ(106)を備える半導体構造を形成する方法は、第1の基板(100)に1つ又は複数のキャビティを形成するステップと、1つ又は複数のキャビティ内部に犠牲材料(110)を設けるステップと、第1の基板の表面上に第2の基板(120)を接合するステップと、第1の基板の一部を貫いて犠牲材料まで1つ又は複数の開口(140)を形成するステップと、1つ又は複数のキャビティ内部から犠牲材料を除去するステップと、を含む。構造及びデバイスがそのような方法を使用して作製される。【選択図】図11

Abstract translation: 可以在微机电系统的形成中使用（MEMS）换能器，从而形成半导体结构，包括一个腔体（106）的一个或多个方法，在第一基板的一个或多个腔体（100） 形成以下步骤：一个或多个腔中提供一个牺牲材料（110），并且所述第一基板的表面上接合的第二基板（120），第一基板 并通过部形成一个或多个开口（140）到所述牺牲材料，并从内部空腔除去所述一种或多种牺牲材料的。 的结构和设备使用这样的方法制造。 .The 11

公开(公告)号：JP2016099114A

公开(公告)日：2016-05-30

申请号：JP2014233352

申请日：2014-11-18

Applicant: セイコーエプソン株式会社

Inventor： 田中 信幸

IPC: B81B3/00 ,  H01L29/84 ,  G01L9/00

CPC classification number: B81C1/00801 ,  B81C1/00293 ,  B81C2201/014 ,  B81C2203/0136

Abstract: 【課題】優れた信頼性を有する電子デバイスおよび物理量センサーを提供すること、また 、かかる電子デバイスを備える圧力センサー、高度計、電子機器および移動体を提供する こと。 【解決手段】本発明の物理量センサー1は、基板2と、基板2の一方の面側に配置されて いるピエゾ抵抗素子5と、基板2の一方の面側に基板2の平面視でピエゾ抵抗素子5を囲 んで配置されている壁部と、壁部に対して基板とは反対側に配置されていて空洞部Sを壁 部とともに構成している天井部と、を備え、壁部は、壁部を横断する断面で見たときに、 絶縁層631と、絶縁層631を互いに協働して囲んでいて、絶縁層631をエッチング 可能なエッチング液に対する耐性が絶縁層631よりも高い配線層62、64と、を有す る。 【選択図】図1

Abstract translation: 要解决的问题：提供可靠性优异的电子设备和物理量传感器，并提供包括这种电子设备的压力传感器，高度计，电子设备和移动体。解决方案：物理量传感器1包括： 基板2; 设置在基板2的一侧的压阻元件5; 在基板2的一个表面上以基板2的平面视图的方式将压阻元件5包围的壁部， 以及相对于壁部配置在与基板相反一侧的顶板部，与壁部一起形成空腔部S. 当在横截面中观察壁部时，壁部分具有绝缘体层631和将绝缘体层631彼此包围的布线层62和64。 布线层62和64具有能够蚀刻绝缘体层631的蚀刻液的电阻高于绝缘体层631的电阻。图1