-
公开(公告)号：KR1020150108981A
公开(公告)日：2015-10-01
申请号：KR1020140031644
申请日：2014-03-18
Applicant: 한국전자통신연구원
CPC classification number: H03H7/38 , H01L23/642 , H01L2224/49175 , H01P1/2039 , H01P5/12 , H05K1/025 , H05K2201/09781 , H01L23/04 , H01L24/14 , H04B1/44
Abstract: 본발명에서는정합회로를포함하는소자패키지및 그것의정합방법을제공한다. 본발명에따른소자패키지는정합부를포함하고, 정합부는기판, 기판에형성되고소자패키지의단자와연결되는전송선로, 전송선로와중심소자를전기적으로연결하는본딩와이어및 배선연결을통해전송선로와전기적으로연결되는복수의캐패시터를구비한캐패시터부를포함하고, 본딩와이어의길이조정을통해정합부의인덕턴스가가변되고, 배선연결의연장또는차단을통해캐패시터부중 전송선로와전기적으로연결되는캐패시터들의수를증가또는감소시킴으로써정합부의캐패시턴스가가변된다.
Abstract translation: 提供具有匹配电路的装置封装及其匹配方法。 装置包装包括匹配单元。 匹配单元包括：基板; 形成在所述基板上并连接到所述器件封装的端子的传输线; 用于将传输线与中央设备电连接的接合线; 以及具有多个电容器的电容器单元，其通过线路连接与传输线电连接。 通过调整接合线的长度来改变匹配单元的电感。 匹配单元的电容通过延长或阻止线路连接来增加或减少电连接到电容器单元中的传输线的电容器的数量而改变。
-
公开(公告)号：KR1020140080575A
公开(公告)日：2014-07-01
申请号：KR1020120144129
申请日：2012-12-12
Applicant: 한국전자통신연구원
CPC classification number: H01L23/66 , H01L23/49844 , H01L2223/6655 , H01L2224/48091 , H01L2224/49175 , H01L2924/3011 , H01L2924/00014 , H01L2924/00
Abstract: A package is provided. The package includes a chip plate, a chip mounting plate which is arranged in one side of a ground plate and has an upper surface which is lower than the ground plate, a chip which is mounted on the chip mounting plate, a first input/output terminal which faces the chip mounting plate, is arranged in one side of the ground plate, and is electrically connected to the chip, and a second input/output terminal which faces the ground plate, is arranged in the other side of the chip mounting plate, and is electrically connected to the chip.
Abstract translation: 提供一个包装。 该封装包括芯片板，芯片安装板，其布置在接地板的一侧并具有比接地板低的上表面，安装在芯片安装板上的芯片，第一输入/输出 面向芯片安装板的端子布置在接地板的一侧，并且电连接到芯片，并且面对接地板的第二输入/输出端子布置在芯片安装板的另一侧 并且电连接到芯片。
-
公开(公告)号：KR1020140079539A
公开(公告)日：2014-06-27
申请号：KR1020120146836
申请日：2012-12-14
Applicant: 한국전자통신연구원
IPC: H01L29/778 , H01L21/335
CPC classification number: H01L29/66477 , H01L29/1608 , H01L29/2003 , H01L29/40 , H01L29/401 , H01L29/402 , H01L29/41 , H01L29/42312 , H01L29/42316 , H01L29/42376 , H01L29/66462 , H01L29/7787 , H01L29/812
Abstract: The present invention relates to a transistor and a method of fabricating the same. A field effect transistor according to one embodiment of the present invention includes a source electrode and a drain electrode which are separated from each other on a substrate; and a + type gate electrode which is arranged on the substrate between the source electrode and the drain electrode. According to one embodiment of the present invention, the + type gate electrode includes a T type gate electrode part; and an additional gate electrode part.
Abstract translation: 晶体管及其制造方法技术领域本发明涉及晶体管及其制造方法。 根据本发明的一个实施例的场效应晶体管包括在基板上彼此分离的源电极和漏电极; 以及配置在源电极和漏电极之间的基板上的+型栅电极。 根据本发明的一个实施例，+型栅电极包括T型栅电极部分; 和附加的栅电极部分。
-
公开(公告)号：KR1020130085224A
公开(公告)日：2013-07-29
申请号：KR1020120006224
申请日：2012-01-19
Applicant: 한국전자통신연구원
IPC: H01L29/778 , H01L21/335
CPC classification number: H01L29/66431 , H01L21/28255 , H01L21/31116 , H01L21/31144 , H01L29/1608 , H01L29/42316 , H01L29/42376 , H01L29/66068 , H01L29/7787
Abstract: PURPOSE: A high electron mobility transistor and a manufacturing method thereof are provided to improve the stability of a T-type gate electrode by providing the high electron mobility transistor including an insulating film having a fine critical dimension. CONSTITUTION: A source electrode (202a) and a drain electrode (202b) are formed on a substrate (201). Insulating layers (203,206,208) including an opening part (209) between the source electrode and drain electrode are formed. The insulating layer comprises silicon nitride film or silicon oxide film. A T-type gate electrode (213) is formed at the upper part of the insulating layer. The body part of the T-type gate electrode is formed at the opening part of the insulating film.
Abstract translation: 目的：提供一种高电子迁移率晶体管及其制造方法，通过提供包括具有细小临界尺寸的绝缘膜的高电子迁移率晶体管来提高T型栅电极的稳定性。 构成：在基板（201）上形成源电极（202a）和漏电极（202b）。 形成包括源电极和漏电极之间的开口部分（209）的绝缘层（203,206,208）。 绝缘层包括氮化硅膜或氧化硅膜。 在绝缘层的上部形成T型栅电极（213）。 T型栅极的主体部分形成在绝缘膜的开口部分。
-
公开(公告)号：KR1020130077432A
公开(公告)日：2013-07-09
申请号：KR1020110146139
申请日：2011-12-29
Applicant: 한국전자통신연구원
CPC classification number: H03G1/0082 , H03G1/0088 , H03G3/3084
Abstract: PURPOSE: An automatic gain control feedback amplifier is provided to freely control a gain even when a difference of an input signal is great. CONSTITUTION: An automatic gain control feedback amplifier (200) includes an amplifier circuit (210), a feedback circuit (220), and a bias circuit (230). The amplifier circuit amplifies a voltage inputted from an input terminal and outputs the voltage to an output terminal. The feedback circuit is connected between the input terminal and the output terminal. The feedback circuit includes a feedback resistor part (221) whose total voltage value is determined by one or more control signals and a feedback transistor connected to the feedback resistor part in parallel. The bias circuit provides a predetermined bias voltage to the feedback transistor.
Abstract translation: 目的：提供一种自动增益控制反馈放大器，即使当输入信号的差异大时也能自由地控制增益。 构成：自动增益控制反馈放大器（200）包括放大器电路（210），反馈电路（220）和偏置电路（230）。 放大器电路放大从输入端子输入的电压，并将该电压输出到输出端子。 反馈电路连接在输入端子和输出端子之间。 反馈电路包括其总电压值由一个或多个控制信号确定的反馈电阻器部分（221）和并联连接到反馈电阻器部分的反馈晶体管。 偏置电路向反馈晶体管提供预定的偏置电压。
-
Patent Agency Ranking26.发明授权부정형 고전자이동도 트랜지스터 소자의 제조방법 및 이에 의해 제조된 소자를 갖는 파워 앰프 失效用于制造PSEUDOMORPHIC高电子移动晶体管器件的方法和具有相同产生的PHEM的功率放大器
公开(公告)号：KR101066601B1
公开(公告)日：2011-09-22
申请号：KR1020080118554
申请日：2008-11-27
Applicant: 한국전자통신연구원
IPC: H01L27/04 , H01L29/772
Abstract: 본 발명은 부정형 고전자이동도 트랜지스터의 제조방법 및 이에 의해 제조된 소자를 포함하는 파워 앰프에 관한 것으로, 에피 기판 상에 소오스 및 드레인을 형성하고, 상기 에피 기판을 건식법 및 습식법을 포함하는 게이트 리세스 에칭하여 리세스 영역을 형성하고, 상기 리세스 영역에 게이트를 형성하는 것을 포함하는 방법으로 부정형 고전자이동도 트랜지스터 소자를 제조하는 것을 특징으로 한다.
화합물 반도체 소자, PHEMT, 파워 앰프, 네가티브 피드백 회로-
公开(公告)号：KR100849923B1
公开(公告)日：2008-08-04
申请号：KR1020070053311
申请日：2007-05-31
Applicant: 한국전자통신연구원
IPC: H01L21/336 , H01L29/78
Abstract: 본 발명은 기판 상에 형성된 버퍼층, 채널층, 스페이서층 및 쇼트키층을 포함하는 화합물 반도체 소자의 제조 방법에 관한 것이다. 본 화합물 반도체 소자의 제조 방법은 상기 쇼트키층 상에 식각 정지층 및 오믹층을 형성하는 단계; 상기 오믹층 상에 질화막을 형성하는 단계; 상기 질화막을 패터닝하여 미세 게이트 패턴을 형성하는 단계; 상기 미세 게이트 패턴을 이용하여 상기 오믹층을 선택적으로 식각하여 제1 게이트 리세스를 형성하는 단계; 상기 제1 게이트 리세스가 형성된 다음, 상기 질화막 상에 산화막을 증착하여 산화막 스페이서를 형성하는 단계; 상기 산화막 스페이서가 형성된 다음, 상기 식각 정지층을 식각하여 제2 게이트 리세스를 형성하는 단계; 상기 제2 게이트 리세스가 형성된 다음, 상기 질화막 상에 게이트 금속을 형성하는 단계; 상기 게이트 금속 상에 제1 포토 레지스트 패턴을 형성하고, 상기 제1 포토레지스트 패턴 상에 제1 금속층을 형성하는 단계; 리프트 오프 공정을 이용하여 상기 제1 포토 레지스트 패턴을 제거하여 상기 제1 금속층으로 비대칭형 게이트 전극의 머리 부분을 형성하는 단계; 및 상기 비대칭형 게이트 전극의 머리 부분이 형성된 다음, 상기 비대칭형 게이트 전극의 머리 부분을 마스크로 하여 상기 게이트 금속을 패터닝하는 단계를 포함한다.
이에 따라, 미세한 게이트 패턴을 용이하게 형성할 수 있고, 게이트 리세스 영역에 절연막을 형성하는 방법을 고안하여 소자의 표면을 보호할 수 있어 신뢰성이 높은 화합물 반도체 소자를 제작할 수 있다. 또한, 게이트 리세스 공정을 이 단계로 실시함으로써, 게이트 전극의 유효 길이 손실을 방지할 수 있기 때문에 화합물 반도체 소자의 차단주파수를 향상시킬 수 있다.
미세 게이트 패턴, 게이트 리세스, 산화막 스페이서, 질화막-
公开(公告)号：KR100751065B1
公开(公告)日：2007-08-22
申请号：KR1020060050820
申请日：2006-06-07
Applicant: 한국전자통신연구원
Abstract: 본 발명은 핵심 구성 요소들 간의 연결 구조를 개선하여 수신감도를 향상시킬 수 있는 RF 송수신 모듈, 및 이 RF 송수신 모듈을 이용하는 밀리미터파 FMCW 레이더 센서에 관한 것이다. 본 발명에 따른 RF 송수신 모듈은 전압제어발진기에 의해 생성된 변조신호를 분배하는 전력분배기를 구비하며 변조신호를 2체배하고 증폭하며 증폭된 변조신호를 송신 안테나를 통해 방사하는 송신단과, 전력분배기로부터 나오는 변조신호를 국부발진기에서 나오는 국부발진신호를 이용하여 상향 및 하향 변환하고 변환된 제1 신호와 제2 신호를 출력하는 평형혼합부, 및 수신 안테나를 통해 수신한 신호를 하향주파수혼합기를 통해 제1 신호와 하향혼합하고 하향혼합된 제3 신호를 중간주파수혼합기를 통해 제2 신호와 혼합하며 혼합된 신호를 출력하는 수신단을 포함하여 이루어진다.
FMCW 레이더, 밀리미터파, RF 송수신 모듈, MMIC-
公开(公告)号：KR100668365B1
公开(公告)日：2007-01-16
申请号：KR1020040103679
申请日：2004-12-09
Applicant: 한국전자통신연구원
IPC: H03D7/12
Abstract: 본 발명은 주파수 혼합기에 관한 것으로, 보다 상세하게는 소오스 단자가 접지되는 전계효과 트랜지스터와, 상기 전계효과 트랜지스터의 드레인 단자에 연결되어 LO 신호를 제공받아 소정의 LO 주파수 대역의 신호를 상기 전계효과 트랜지스터에 제공하기 위한 LO 정합부와, 상기 전계효과 트랜지스터의 게이트 단자에 연결되어 RF 신호를 제공받아 소정의 RF 대역의 신호를 상기 전계효과 트랜지스터에 제공하기 위한 RF 정합부와, 상기 전계효과 트랜지스터의 게이트 단자에 연결되어 DC 바이어스를 공급하기 위한 게이트 바이어스부와, 상기 전계효과 트랜지스터의 드레인 단자에 연결되어 DC 바이어스를 공급하기 위한 드레인 바이어스부와, 상기 전계효과 트랜지스터의 드레인 단자에 연결되어 상기 LO 신호와 상기 RF 신호가 혼합된 IF 신호를 제공받아 소정의 IF 대역의 신호를 출력단자에 출력하기 위한 IF 정합부를 포함함으로써, 마이크로파 또는 밀리미터파 대역의 혼합기에 용이하게 사용할 수 있고, 혼합기의 LO 삽입 손실을 감소시키며, DC 전력 소모를 감소시킴과 동시에 저주파수 대역의 불요신호의 영향을 차단할 수 있는 효과가 있다.
주파수 혼합기, 전계효과 트랜지스터, 드레인 바이어스부, RF 정합부, LO 정합부, IF 정합부-
公开(公告)号：KR1020050062830A
公开(公告)日：2005-06-28
申请号：KR1020030093143
申请日：2003-12-18
Applicant: 한국전자통신연구원
IPC: H03F3/60
Abstract: 본 발명은 밀리미터파 대역 증폭 장치 및 정합 회로에 관한 것이다. 특히, 마이크로스트립 라인과 개방 스터브를 이용하여 정합 회로를 구성하고 더불어 각 단의 입력 정합 회로에 캐패시터를 이용하여 원하는 동작 주파수 대역에서만 이득성분을 갖고 원하지 않는 주파수 대역에서의 이득 성분을 감쇄 시킬 수 있는 밀리미터파 대역 증폭 장치 및 이에 사용되는 정합 회로에 관한 것이다.
-
-
-
-
-
-
-
-
-
Search Results
82
records
(took 0.027 seconds)
