公开(公告)号：KR1020170012861A

公开(公告)日：2017-02-03

申请号：KR1020160007195

申请日：2016-01-20

Applicant: 한국전자통신연구원

Inventor： 정동윤 ,  이현수 ,  고상춘 ,  김민기 ,  나제호 ,  남은수 ,  박영락 ,  박준보 ,  이형석 ,  장현규 ,  전치훈

IPC: H01L29/861 ,  H01L29/778 ,  H01L29/66

Abstract: 본발명의실시예에따른브릿지다이오드를제공한다. 브릿지다이오드는기판상에순차적으로적층되는제 1 하부질화막및 제 1 상부질화막을포함하는제 1 구조, 상기기판상에순차적으로적층되는제 2 하부질화막및 제 2 상부질화막을포함하는제 2 구조, 상기제 1 구조상에배치되는제 1 전극구조체및 상기제 2 구조상에배치되는제 2 전극구조체를포함하고, 상기제 1 전극구조체는시계방향으로배열되는제 1 전극, 제 2 전극및 제 3 전극을포함하고, 상기제 2 전극구조체는시계방향으로배열되는제 4 전극, 제 5 전극및 제 6 전극을포함하고, 상기제 1 전극과상기제 6 전극및 상기제 3 전극과상기제 4 전극은서로연결되어외부회로와연결되고, 제 2 전극과제 5 전극은각각외부회로와연결된다.

公开(公告)号：KR1020130066071A

公开(公告)日：2013-06-20

申请号：KR1020110132746

申请日：2011-12-12

Applicant: 한국전자통신연구원

Inventor： 안호균 ,  임종원 ,  고상춘 ,  박영락 ,  김정진 ,  문재경 ,  남은수

IPC: G02B1/02 ,  H01L33/00 ,  B82B3/00

CPC classification number: G02B1/005 ,  G02B1/02 ,  G03F7/0002

Abstract: PURPOSE: A photochromic photonic crystal structure and a manufacturing method of the same are provided to improve a photochromic property using an asymmetrical monomer. CONSTITUTION: A monomer includes a second layer greater than a first layer and a fourth layer that is greater than a third layer. The second and fourth layers include a horizontal unit extended to a horizontal direction. An asymmetrical monomer is repeatedly arranged on the substrate leaving a fixed gap to a first direction which is a horizontal direction of the substrate and is stacked to a second direction which is perpendicular to the first direction.

Abstract translation: 目的：提供光致变色光子晶体结构及其制造方法，以提高使用不对称单体的光致变色性能。 构成：单体包括大于第一层的第二层和大于第三层的第四层。 第二层和第四层包括向水平方向延伸的水平单元。 不对称单体重复地布置在基板上，留下与基板的水平方向相对的第一方向的固定间隙，并且与第一方向垂直的第二方向堆叠。

公开(公告)号：KR1020130031776A

公开(公告)日：2013-03-29

申请号：KR1020120077726

申请日：2012-07-17

Applicant: 한국전자통신연구원

Inventor： 장우진 ,  임종원 ,  안호균 ,  고상춘 ,  배성범 ,  주철원 ,  박영락 ,  문재경 ,  남은수

IPC: H01L29/78 ,  H01L21/336

CPC classification number: H01L29/7783 ,  H01L29/2003 ,  H01L29/402 ,  H01L29/404 ,  H01L29/66462

Abstract: PURPOSE: A power semiconductor device and a fabrication method thereof are provided to increase the break down voltage. CONSTITUTION: A source electrode(303) and a drain electrode(305) are formed on a substrate(301). A dielectric layer(307) is formed between the source electrode and the drain electrode. A field plate(311) is formed on the dielectric layer. A metal connects the field plate to the source electrode.

Abstract translation: 目的：提供功率半导体器件及其制造方法以增加击穿电压。 构成：在基板（301）上形成源电极（303）和漏电极（305）。 在源电极和漏电极之间形成电介质层（307）。 在电介质层上形成场板（311）。 金属将场板连接到源电极。

公开(公告)号：KR101947813B1

公开(公告)日：2019-02-14

申请号：KR1020120147251

申请日：2012-12-17

Applicant: 한국전자통신연구원

Inventor： 박영락 ,  고상춘 ,  민병규 ,  임종원 ,  안호균 ,  배성범 ,  문재경 ,  남은수

IPC: H01L27/00 ,  H01L21/77

公开(公告)号：KR1020170033219A

公开(公告)日：2017-03-24

申请号：KR1020160008222

申请日：2016-01-22

Applicant: 한국전자통신연구원

Inventor： 이형석 ,  김기환 ,  고상춘 ,  김진식 ,  나제호 ,  남은수 ,  박영락 ,  박준보 ,  전치훈 ,  정동윤

IPC: H01L29/778 ,  H01L29/417 ,  H01L29/423 ,  H01L29/66

Abstract: 전자소자를제공한다. 전자소자는, 기판상에순차적으로적층된제1 반도체층및 제2 반도체층과, 제2 반도체층상에배치된소스전극, 게이트전극및 드레인전극을포함한다. 전자소자는소스전극과전기적으로연결되며드레인전극방향으로연장하며드레인전극으로갈수록기판으로부터멀어지는필드플레이트를더 포함한다.

Abstract translation: 由此提供电子设备。 该电子器件包括顺序地堆叠在衬底上的第一半导体层和第二半导体层以及布置在第二半导体层上的源电极，栅电极和漏电极。 所述电子器件还包括场板，所述场板与所述源电极电连接并且在所述漏电极的方向上并且远离所述衬底朝向所述漏电极延伸。

公开(公告)号：KR101695708B1

公开(公告)日：2017-01-13

申请号：KR1020140002913

申请日：2014-01-09

Applicant: 한국전자통신연구원

Inventor： 전치훈 ,  고상춘 ,  문석환 ,  장우진 ,  배성범 ,  박영락 ,  나제호 ,  문재경 ,  남은수

IPC: H01L23/473 ,  H01L21/3205

CPC classification number: H01L21/3065 ,  H01L21/3081 ,  H01L21/32051 ,  H01L23/367 ,  H01L23/467 ,  H01L23/473 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 본발명은반도체소자및 그제조방법을제공한다. 이반도체소자는기판상에제공된활성영역, 상기기판의일측에매립된단일공동으로구성된유입채널, 상기기판의타측에매립된단일공동으로구성된유출채널, 상기기판에매립된다수의공동들로구성되며일단은상기유입채널의측면에연결되고타단은상기유출채널의측면에연결되는복수개의마이크로채널들을포함하는마이크로채널어레이, 및상기마이크로채널들을이격시켜구분하는마이크로히트싱크어레이를포함할수 있다.

Abstract translation: 提供半导体器件及其制造方法。 半导体器件包括：设置在衬底上的有源区; 入口通道形成为隐藏在所述基板的一侧中的单个空腔; 出口通道形成为埋在基板的另一侧中的单个腔; 微通道阵列，其包括多个微通道，其中所述多个微通道形成为埋在所述衬底中的多个空腔，并且所述微通道阵列的一端连接到所述入口通道的一侧，而另一端 的微通道阵列连接到出口通道的一侧; 以及将微通道彼此分离的微型散热器阵列。

公开(公告)号：KR101616157B1

公开(公告)日：2016-04-27

申请号：KR1020120077726

申请日：2012-07-17

Applicant: 한국전자통신연구원

Inventor： 장우진 ,  임종원 ,  안호균 ,  고상춘 ,  배성범 ,  주철원 ,  박영락 ,  문재경 ,  남은수

IPC: H01L29/78 ,  H01L21/336

Abstract: 게이트전극과드레인전극사이에형성되는필드플레이트를통해소자의항복전압을높이는동시에제조공정을더욱용이하게할 수있는전력반도체소자및 그제조방법을제공한다. 본발명의일 실시예에의한전력반도체소자는, 기판상에형성되는소스전극과드레인전극, 상기소스전극과상기드레인전극사이에상기두 전극보다낮은높이로형성되며, 상기기판이노출되는식각부를포함하는유전층, 상기식각부상에형성되는게이트전극, 상기게이트전극과상기드레인전극사이의유전층상에형성되는필드플레이트및 상기필드플레이트와상기소스전극을연결하는메탈을포함한다.

公开(公告)号：KR101596079B1

公开(公告)日：2016-02-22

申请号：KR1020120062664

申请日：2012-06-12

Applicant: 한국전자통신연구원

Inventor： 안호균 ,  임종원 ,  배성범 ,  고상춘 ,  박영락 ,  장우진 ,  문재경 ,  남은수 ,  김정진 ,  주철원

IPC: H01L21/336 ,  H01L29/78

Abstract: 별도의리소그라피공정과그에따른추가적인공정단계없이전계전극을형성함으로써제조비용을낮추고소자의안정성및 생산성을향상시킬수 있는전계효과트랜지스터및 그제조방법을제공한다. 본발명의일 실시예에의한전계효과트랜지스터의제조방법은, 기판상에활성층, 캡층, 오믹금속층및 절연막을순차적으로형성하는단계; 상기절연막상에다층의감광막을형성하는단계; 상기다층의감광막을패터닝하여게이트전극을위한제 1 개구부및 전계전극을위한제 2 개구부를포함하는감광막패턴을형성하는단계; 상기감광막패턴을식각마스크로이용하여상기절연막을식각하되, 상기제 1 개구부를통해상기캡층이노출되도록상기제 1 개구부내의절연막을더욱깊게식각하는단계; 상기제 1 개구부를통해절연막이식각되어노출된캡층을식각하여게이트리쎄스영역을형성하는단계; 및상기게이트리쎄스영역과, 상기식각된절연막상에금속을증착하여게이트-전계전극층을형성하는단계를포함한다.

公开(公告)号：KR1020150077737A

公开(公告)日：2015-07-08

申请号：KR1020130166516

申请日：2013-12-30

Applicant: 한국전자통신연구원

Inventor： 고상춘 ,  문재경 ,  장우진 ,  배성범 ,  박영락 ,  전치훈 ,  문석환 ,  장우영 ,  김정진 ,  장현규 ,  나제호 ,  남은수

IPC: H01L29/66 ,  H01L29/47 ,  H01L21/02 ,  H01L21/283 ,  H01L21/321 ,  H01L29/20 ,  H01L29/778

CPC classification number: H01L21/3212 ,  H01L21/0254 ,  H01L21/283 ,  H01L21/28575 ,  H01L21/28581 ,  H01L29/2003 ,  H01L29/41766 ,  H01L29/452 ,  H01L29/66462 ,  H01L29/7786 ,  H01L29/475 ,  H01L29/778

Abstract: 본발명의질화물반도체소자의제조방법에관한것으로제 1 및제 2 질화물반도체층들이차례로적층된성장기판상에복수의전극들을형성하는것, 상기각각의전극들상에상부금속층들을형성하는것, 상기성장기판을제거하여상기제 1 질화물반도체층의하면을노출하는것 및상기노출된제 1 질화물반도체층의하면상에제 3 질화물반도체층및 하부금속층을차례로형성하는것을포함하는질화물반도체소자의제조방법이제공된다.

Abstract translation: 本发明涉及一种制造氮化物半导体器件的方法。 提供了一种制造氮化物半导体器件的方法，其包括在生长衬底上形成电极，其中连续堆叠第一和第二氮化物半导体层，在每个电极上形成上部金属层，将第一氮化物半导体层的下表面暴露于第一氮化物半导体层的下表面 去除生长衬底，以及在暴露的第一氮化物半导体层的下表面上形成第三氮化物半导体层和下金属层。

公开(公告)号：KR1020140076110A

公开(公告)日：2014-06-20

申请号：KR1020120144273

申请日：2012-12-12

Applicant: 한국전자통신연구원

Inventor： 고상춘 ,  문재경 ,  민병규 ,  박영락 ,  안호균 ,  김정진 ,  남은수

IPC: H01L21/78 ,  H01L21/301

CPC classification number: H01L29/808 ,  H01L21/76898 ,  H01L29/2003 ,  H01L29/4175 ,  H01L29/41758 ,  H01L29/432 ,  H01L29/454 ,  H01L29/66462 ,  H01L29/7786

Abstract: A semiconductor device and a method for manufacturing the same are provided. The method for manufacturing the semiconductor device comprises the steps of: forming devices including a source electrode, a drain electrode and a gate electrode on a front surface of a substrate including a bulk silicon, a buried oxide layer, an active silicon, a gallium nitride layer, and an aluminum-gallium nitride layer sequentially stacked; etching a back surface of the substrate to form a via-hole penetrating the substrate and exposing a bottom surface of the source electrode; conformally forming a ground interconnection on the back surface of the substrate having the via-hole; forming a protective layer on the front surface of the substrate; and cutting the substrate to separate the devices from each other.

Abstract translation: 提供半导体器件及其制造方法。 制造半导体器件的方法包括以下步骤：在包括体硅，掩埋氧化物层，活性硅，氮化镓的衬底的前表面上形成包括源电极，漏电极和栅电极的器件 层和依次层叠的氮化铝镓层; 蚀刻所述基板的背面以形成穿透所述基板的通孔并暴露所述源电极的底表面; 在具有通孔的基板的背面上共形地形成接地互连; 在所述基板的前表面上形成保护层; 并切割基板以将装置彼此分开。