公开(公告)号：DE102023130579A1

公开(公告)日：2025-05-08

申请号：DE102023130579

申请日：2023-11-06

Applicant: INFINEON TECHNOLOGIES AG

Inventor： AICHINGER THOMAS ,  PETERS DETHARD ,  HELL MICHAEL ,  HÜRNER ANDREAS

IPC: H10D64/27 ,  H10D12/00 ,  H10D30/60 ,  H10D62/832 ,  H10D64/66 ,  H10D84/00

Abstract: Eine vertikale Leistungshalbleitervorrichtung (100) wird vorgeschlagen. Die vertikale Leistungshalbleitervorrichtung umfasst einen Siliziumkarbid-, SiC-, Halbleiterkörper (102) mit einer ersten Oberfläche (1031) und einer zweiten Oberfläche (1032) gegenüber der ersten Oberfläche (1031). Der SiC-Halbleiterkörper (102) umfasst einen Transistorzellenbereich (104), der Gate-Strukturen (106), einen Gate-Pad-Bereich (108) und einen Zwischenverbindungsbereich (110) aufweist, der eine Gate-Elektrode (1061) der Gate-Strukturen (106) und ein Gate-Pad (112) des Gate-Pad-Bereichs (108) über eine Gate-Zwischenverbindung (114) elektrisch koppelt. Die vertikale Leistungshalbleitervorrichtung (100) umfasst ferner eine Sensorelektrode (116). Die vertikale Leistungshalbleitervorrichtung (100) umfasst ferner ein erstes Zwischenschichtdielektrikum (120), das eine erste Grenzfläche (1221) zu der Sensorelektrode (116) und eine zweite Grenzfläche (1222) zu der Gate-Elektrode (1061) und/oder der Gate-Zwischenverbindung (114) aufweist. Ein Leitungsbandversatz (ΦB,0) an der ersten Grenzfläche (1221) liegt im Bereich von 1 eV bis 2,5 eV. Die vertikale Leistungshalbleitervorrichtung (100) umfasst ferner eine zweite Grenzfläche (1222) zu der Gate-Elektrode (1061) und/oder der Gate-Zwischenverbindung (114). Das zweite Zwischenschichtdielektrikum (144) grenzt seitlich an das erste Zwischenschichtdielektrikum (120) an.

公开(公告)号：DE102017110536B4

公开(公告)日：2022-06-30

申请号：DE102017110536

申请日：2017-05-15

Applicant: INFINEON TECHNOLOGIES AG

Inventor： PETERS DETHARD

IPC: H01L23/485 ,  H01L23/49 ,  H01L29/06 ,  H01L29/417 ,  H01L29/423 ,  H01L29/739 ,  H01L29/78

Abstract: Halbleitervorrichtung (1000), umfassend:einen Halbleiterkörper aus einem Halbleitermaterial mit breiter Bandlücke;eine Vielzahl erster Bondgebiete (102), die mit einem ersten Lastanschluss der Halbleitervorrichtung (1000) verbunden sind;erste Gatefinger (104), die zwischen den ersten Bondgebieten (102) angeordnet sind, wobei sich die ersten Gatefinger (104) in einer ersten lateralen Richtung (x1) erstrecken und von zumindest einem eines ersten Gateleitungsbereichs (106) und eines zweiten Gateleitungsbereichs (108) abzweigen, und die ersten Bondgebiete (102) entlang der ersten lateralen Richtung (x1) zwischen dem ersten Gateleitungsbereich (106) und dem zweiten Gateleitungsbereich (108) angeordnet sind;zweite Gatefinger (110), die sich in der ersten lateralen Richtung (x1) erstrecken; und wobeieine erste Länge (11) der ersten Gatefinger (104) entlang der ersten lateralen Richtung (x1) größer als eine zweite Länge (12) der zweiten Gatefinger (110) entlang der ersten lateralen Richtung (x1) ist und eine Summe der ersten Länge (11) und der zweiten Länge (12) gleich einer oder größer als eine laterale Distanz zwischen dem ersten Gateleitungsbereich (106) und dem zweiten Gateleitungsbereich (108) entlang der ersten lateralen Richtung (x1) ist.

公开(公告)号：DE102019120692A1

公开(公告)日：2021-02-04

申请号：DE102019120692

申请日：2019-07-31

Applicant: INFINEON TECHNOLOGIES AG

Inventor： PETERS DETHARD ,  PINDL STEPHAN ,  SCHAETZ JOSEF ,  SCHULZE HANS-JOACHIM

IPC: H01L29/51 ,  H01L21/285 ,  H01L21/318 ,  H01L29/739 ,  H01L29/78

Abstract: Eine Leistungshalbleitervorrichtung (1) umfasst Folgendes: einen Halbleiterkörper (10), der eine Vorderseite (10-1) und eine Rückseite (10-2) aufweist und zum Leiten eines Laststroms zwischen der Vorderseite (10-1) und der Rückseite (10-2) konfiguriert ist; und mehrere Steuerzellen (14), die zum Steuern des Laststroms konfiguriert sind, wobei jede Steuerzelle (14) wenigstens teilweise in dem Halbleiterkörper (10) auf der Vorderseite (10-1) enthalten ist und eine Gate-Elektrode (143) umfasst, die mittels einer Gate-Isolationsschicht (144) elektrisch von dem Halbleiterkörper (10) isoliert ist, wobei die Gate-Isolationsschicht (144) eine erste Bornitridschicht (1443) ist oder umfasst.

公开(公告)号：DE102019121859B3

公开(公告)日：2020-11-26

申请号：DE102019121859

申请日：2019-08-14

Applicant: INFINEON TECHNOLOGIES AG

Inventor： LEENDERTZ CASPAR ,  ZIPPELIUS BERND ,  BASLER THOMAS ,  PETERS DETHARD ,  NIU SHIQIN ,  HELL MICHAEL ,  ELLINGHAUS PAUL ,  SCHRAML KONRAD ,  KONRATH JENS PETER ,  ELPELT RUDOLF

IPC: H01L29/78 ,  H01L29/161 ,  H01L29/423 ,  H01L29/49

Abstract: Eine Siliziumcarbid-Vorrichtung (500) enthält eine streifenförmige Graben-Gatestruktur (150), die sich von einer ersten Oberfläche (101) in einen Siliziumcarbid-Körper (100) erstreckt. Die Gatestruktur (150) weist eine Gatelänge (L0) entlang einer lateralen ersten Richtung (291) auf. Eine Bodenfläche (158) und eine aktive erste Gate-Seitenwand (151) der Gatestruktur (150) sind über eine erste Bodenkante (156) der Gatestruktur (150) verbunden. Die Siliziumcarbid-Vorrichtung (500) enthält ferner zumindest ein Sourcegebiet (110) eines ersten Leitfähigkeitstyps. Ein Abschirmgebiet (160) eines zweiten Leitfähigkeitstyps ist über zumindest 20 % der Gatelänge mit der ersten Bodenkante (156) der Gatestruktur (150) in Kontakt.

公开(公告)号：DE102018115110B3

公开(公告)日：2019-09-26

申请号：DE102018115110

申请日：2018-06-22

Applicant: INFINEON TECHNOLOGIES AG

Inventor： HÜRNER ANDREAS ,  PETERS DETHARD

IPC: H01L29/78 ,  H01L27/085 ,  H01L29/161

Abstract: Eine Siliziumcarbid-Halbleitervorrichtung (500) umfasst eine erste Lastelektrode (310), einen selbstleitenden Sperrschicht-Feldeffekttransistor (810) und einen Feldeffekttransistor (820) mit isoliertem Gate. Der Sperrschicht-Feldeffekttransistor (810) enthält ein Kanalgebiet, das mit der ersten Lastelektrode (310) elektrisch verbunden ist. Der Feldeffekttransistor (820) mit isoliertem Gate und der Sperrschicht-Feldeffekttransistor (810) sind elektrisch in Reihe verbunden. Der Feldeffekttransistor (820) mit isoliertem Gate enthält ein Sourcegebiet (110) und ein Bodygebiet (120). Das Sourcegebiet (110) ist mit einem Kanalgebiet (811) des Sperrschicht-Feldeffekttransistors (810) elektrisch verbunden. Das Bodygebiet (120) ist mit der ersten Lastelektrode (310) elektrisch verbunden.

公开(公告)号：DE102015121532B4

公开(公告)日：2018-11-22

申请号：DE102015121532

申请日：2015-12-10

Applicant: INFINEON TECHNOLOGIES AG

Inventor： ESTEVE ROMAIN ,  AICHINGER THOMAS ,  BERGNER WOLFGANG ,  KUECK DANIEL ,  PETERS DETHARD ,  SIEMIENIEC RALF

IPC: H01L21/283 ,  H01L21/324 ,  H01L21/331 ,  H01L21/336

Abstract: Verfahren zum Herstellen eines Halbleiterbauelements, wobei das Verfahren das aufweist:Herstellen eines Siliziumkarbidhalbleitersubstrats (102) mit einer Vielzahl erster dotierter Gebiete (104), die seitlich voneinander beabstandet und unterhalb einer Hauptoberfläche (105) des Siliziumkarbidhalbleitersubstrats (102) angeordnet sind, einem zweiten dotierten Gebiet (106), das sich von der Hauptoberfläche (105) zu einem dritten dotierten Gebiet (108) erstreckt, das oberhalb der ersten dotierten Gebiete (104) angeordnet ist, und einer Vielzahl vierter dotierter Gebiete (122), die sich von der Hauptoberfläche (105) zu den ersten dotierten Gebieten (104) erstrecken, wobei das zweite dotierte Gebiet (106) einen ersten Leitfähigkeitstyp aufweist und die ersten dotierten Gebiete (104), das dritte dotierte Gebiet (108) und die vierten dotierten Gebiete (122) einen zweiten Leitfähigkeitstyp aufweisen;Tempern des Siliziumkarbidhalbleitersubstrats, um Dotierstoffatome in dem zweiten dotierten Gebiet (106), dem dritten dotierten Gebiet (108) und den vierten dotierten Gebieten (122) zu aktivieren;Herstellen eines Gategrabens (142), der sich durch das zweite dotierte Gebiet (106) und das dritte dotierte Gebiet (108) erstreckt und einen Boden (112) aufweist, der über einem Abschnitt eines der ersten dotierten Gebiete (104) angeordnet ist;Durchführen eines Hochtemperaturschritts in einer nicht Oxid und nicht Nitrid bildenden Atmosphäre, um Siliziumkarbidatome entlang von Seitenwänden (124, 144) des Gategrabens (142) neu auszurichten und abgerundete Ecken zwischen dem Boden (112) und den Seitenwänden (124, 144) des Gategrabens (142) herzustellen; undEntfernen einer Oberflächenschicht, die sich während des Hochtemperaturschritts entlang der Seitenwände (124, 144) des Gategrabens (142) bildet, von dem Siliziumkarbidhalbleitersubstrat (102).

公开(公告)号：DE102017110536A1

公开(公告)日：2018-11-15

申请号：DE102017110536

申请日：2017-05-15

Applicant: INFINEON TECHNOLOGIES AG

Inventor： PETERS DETHARD

IPC: H01L23/485 ,  H01L23/49 ,  H01L29/06 ,  H01L29/417 ,  H01L29/423 ,  H01L29/739 ,  H01L29/78

Abstract: Eine Halbleitervorrichtung umfasst einen Halbleiterkörper aus einem Halbleitermaterial mit breiter Bandlücke. Eine Vielzahl erster Bondgebiete ist mit einem ersten Lastanschluss der Halbleitervorrichtung verbunden. Erste Gatefinger sind zwischen den ersten Bondgebieten angeordnet. Die ersten Gatefinger erstrecken sich in einer ersten lateralen Richtung und zweigen von zumindest einem eines ersten Gateleitungsbereichs und eines zweiten Gateleitungsbereichs ab. Zweite Gatefinger erstrecken sich in der ersten lateralen Richtung. Eine erste Länge eines beliebigen der ersten Gatefinger entlang der ersten lateralen Richtung ist größer als eine zweite Länge eines beliebigen der zweiten Gatefinger entlang der ersten lateralen Richtung. Eine Summe der ersten Länge und der zweiten Länge ist gleich einer oder größer als eine laterale Distanz zwischen dem ersten Gateleitungsbereich und dem zweiten Gateleitungsbereich entlang der ersten lateralen Richtung.

公开(公告)号：DE102017110508A1

公开(公告)日：2018-11-15

申请号：DE102017110508

申请日：2017-05-15

Applicant: INFINEON TECHNOLOGIES AG

Inventor： AICHINGER THOMAS ,  BERGNER WOLFGANG ,  ESTEVE ROMAIN ,  KUECK DANIEL ,  PETERS DETHARD ,  SIEMIENIEC RALF ,  ZIPPELIUS BERND

IPC: H01L21/822 ,  G06F17/50 ,  H01L21/18 ,  H01L21/336 ,  H01L29/78

Abstract: Indem man eine Prozessorvorrichtung und/oder Modell-Transistorzellen nutzt, wird ein Satz von Auslegungsparametern für zumindest eine einer Transistorzelle und einer Driftstruktur einer Halbleitervorrichtung mit breiter Bandlücke bestimmt, wobei eine Einschaltzustand-Ausfallrate und eine Ausschaltzustand-Ausfallrate eines Gatedielektrikums der Transistorzelle innerhalb einer gleichen Größenordnung für eine vordefinierte Gate-Source-Spannung im Einschaltzustand, eine vordefinierte Gate-Source-Spannung im Ausschaltzustand und eine vordefinierte Drain-Source-Spannung im Ausschaltzustand liegen.

公开(公告)号：DE102014117780B4

公开(公告)日：2018-06-21

申请号：DE102014117780

申请日：2014-12-03

Applicant: INFINEON TECHNOLOGIES AG

Inventor： BERGNER WOLFGANG ,  ESTEVE ROMAIN ,  PETERS DETHARD ,  SIEMIENIEC RALF

IPC: H01L29/78 ,  H01L21/331 ,  H01L21/336 ,  H01L27/06 ,  H01L29/739 ,  H01L29/861

Abstract: Halbleiterbauelement, das einen Halbleiterkörper und wenigstens eine Bauelementzelle (10, 10), die in dem Halbleiterkörper integriert sind, aufweist, wobei die wenigstens eine Bauelementzelle aufweist:ein Driftgebiet (11), ein Sourcegebiet (12) und ein Bodygebiet (13), das zwischen dem Sourcegebiet (12) und dem Driftgebiet (11) angeordnet ist; ein Diodengebiet (30) und einen pn-Übergang zwischen dem Diodengebiet (30) und dem Driftgebiet (11);einen Graben mit einer ersten Seitenwand (110), einer zweiten Seitenwand (110) gegenüber der ersten Seitenwand (110) und einen Boden (110), wobei das Bodygebiet (13) an die erste Seitenwand angrenzt, das Diodengebiet (30) an die zweite Seitenwand (110) angrenzt und der pn-Übergang an den Boden (110) des Grabens (110) angrenzt;eine Gateelektrode (21), die in dem Graben angeordnet ist und die durch ein Gatedielektrikum (22) gegenüber dem Sourcegebiet (12), Bodygebiet (13), dem Diodengebiet (30) und dem Driftgebiet (11) isoliert ist;einen weiteren Graben, der sich von einer ersten Oberfläche (101) des Halbleiterkörpers (100) in den Halbleiterkörper (100) erstreckt;eine Sourceelektrode (41) die in dem weiteren Graben angeordnet ist und die an das Sourcegebiet (12) und das Diodengebiet (30) in dem weiteren Graben angrenzt;wobei das Diodengebiet (30) ein unteres Diodengebiet, das unterhalb des Bodens (110) des Grabens angeordnet ist, aufweist; undwobei das untere Diodengebiet ein Maximum der Dotierungskonzentration beabstandet zu dem Boden des Grabens aufweist.

公开(公告)号：DE102015117286B4

公开(公告)日：2018-04-05

申请号：DE102015117286

申请日：2015-10-09

Applicant: INFINEON TECHNOLOGIES AG

Inventor： ESTEVE ROMAIN ,  AICHINGER THOMAS ,  KUECK DANIEL ,  RUPP ROLAND ,  PETERS DETHARD ,  BERGNER WOLFGANG ,  POENARIU VICTORINA ,  UNEGG GERALD ,  REINWALD GERALD

IPC: H01L21/336 ,  H01L21/263 ,  H01L21/322 ,  H01L29/06 ,  H01L29/161 ,  H01L29/739 ,  H01L29/78

Abstract: Verfahren zum Herstellen einer Halbleitervorrichtung, wobei das Verfahren umfasst: Ausbilden eines Grabens (190), der sich von einer Hauptoberfläche (101a) in eine kristalline Siliziumcarbid-Halbleiterschicht (100a) erstreckt; Ausbilden einer Maske (400), die eine Maskenöffnung (401) umfasst, wobei die Maskenöffnung (401) den Graben (190) und eine Randsektion (105) der Hauptoberfläche (101) um den Graben (190) freilegt; Amorphisieren, durch Bestrahlung mit einem Teilchenstrahl (990), eines erstes Abschnitts (181) der Halbleiterschicht (100a), der durch die Maskenöffnung (401) freigelegt ist, und eines zweiten Abschnitts (182), der außerhalb der vertikalen Projektion der Maskenöffnung (401) liegt und an den ersten Abschnitt (181) direkt angrenzt, wobei eine vertikale Ausdehnung des amorphisierten zweiten Abschnitts (182) mit zunehmender Distanz zum ersten Abschnitt (181) allmählich abnimmt; und Entfernen der amorphisierten ersten und zweiten Abschnitte (181, 182).