中科微点-全球专利检索

  1. Login
  2. Sign Up

Search Results

81 records (took 0.028 seconds)

    22.
    发明专利
    未知

    公开(公告)号：DE19950362C1

    公开(公告)日：2001-06-07

    申请号：DE19950362

    申请日：1999-10-19

    Applicant: INFINEON TECHNOLOGIES AG

    Inventor： ROESNER WOLFGANG ,  SCHULZ THOMAS ,  RISCH LOTHAR ,  HOFMANN FRANZ

    IPC: H01L21/8242 ,  H01L27/108 ,  H01L27/12 ,  G11C11/401

    Abstract: The DRAM arrangement has several memory cells, each with storage (S) and transfer (T) transistors. A transfer transistor gate electrode is connected to a word line (W). The storage transistor has a floating gate electrode separated from a channel region by a first dielectric and connected to a source/drain region of the transfer transistor. The storage transistor has a control gate electrode separated from the floating gate electrode by a second dielectric and connected to the word line. A first source/drain region of the storage transistor is connected to a bit line (B) running transversely wrt. the word line.

    Halbleiterbauelement als MuGFET mit erhöhter Wärmemasse und Verfahren zu dessen Herstellung
    23.
    发明专利
    Halbleiterbauelement als MuGFET mit erhöhter Wärmemasse und Verfahren zu dessen Herstellung 未知

    公开(公告)号：DE102007063857B3

    公开(公告)日：2017-07-13

    申请号：DE102007063857

    申请日：2007-11-13

    Applicant: INFINEON TECHNOLOGIES AG

    Inventor： SCHNEIDER JENS ,  GOSSNER HARALD ,  RUSS CHRISTIAN ,  SCHULZ THOMAS

    IPC: H01L29/78 ,  H01L21/336 ,  H01L23/367

    Abstract: Halbleiterbauelement (10), umfassend: – eine Source-Zone (16); – eine Drain-Zone (12); – eine Anordnung von Finnen (18), die zum Ermöglichen eines Stromflusses durch die Finnen (18) zwischen der Source-Zone (16) und der Drain-Zone (12) ausgebildet ist; – eine Gate-Zone (22), mit der die Finnen (18) operativ gekoppelt sind und die dazu ausgebildet ist, den Stromfluss durch die Finnen (18) zwischen der Source-Zone (16) und der Drain-Zone (12) zu steuern, und – mindestens ein Kühlelement (28; 30; 36; 40; 42; 44), das wenigstens zum Teil aus einem Material geformt ist, das eine Wärmekapazität hat, die gleich oder größer ist als die Wärmekapazität des Materials der Source-Zone, der Drain-Zone und der Anordnung von Finnen (18), wobei das Kühlelement (28; 30; 36; 40; 42; 44) sich in nächster Nähe zu und seitlich in dem Raum zwischen benachbarten Finnen (18) oder über den Finnen (18) befindet und von den Finnen (18), der Source-Zone (16) und der Drain-Zone (12) elektrisch isoliert ist.

    Integrierte Schaltung mit einer nicht-planaren Struktur und einem Wellenleiter sowie Verfahren zum Betreiben der Schaltung
    24.
    发明专利
    Integrierte Schaltung mit einer nicht-planaren Struktur und einem Wellenleiter sowie Verfahren zum Betreiben der Schaltung 未知

    公开(公告)号：DE102008001208B9

    公开(公告)日：2017-03-23

    申请号：DE102008001208

    申请日：2008-04-16

    Applicant: INFINEON TECHNOLOGIES AG

    Inventor： SCHULZ THOMAS

    IPC: H01L31/0232 ,  G02B6/42 ,  H01L31/10

    Abstract: Integrierte Schaltung, mit: einer nicht-planaren Struktur (50; 114; 164; 222; 362), die eine Fotodiode mit einem Anodengebiet (36; 106; 156; 206; 316) auf einer Seite eines Photonendetektionsgebiets (70; 350) und einem Kathodengebiet (38; 108; 158; 208; 318) auf der anderen Seite des Photonendetektionsgebiets (70; 350) aufweist, einem Wellenleiter (52; 116; 166; 220; 314), der elektromagnetische Wellen zu dem Photonendetektionsgebiet (70; 350) liefert, wobei die nicht-planare Struktur (50; 114; 164; 222; 362) ein erstes Signal in Abhängigkeit von mindestens einigen der elektromagnetischen Wellen liefert, dadurch gekennzeichnet, dass die nicht-planare Struktur (50; 114; 164; 222; 362) eine erste Stegstruktur ist und der Wellenleiter (52; 116; 166; 220; 314) die erste Stegstruktur (50; 114; 164; 222; 362) kreuzt.

    Integrierte Schaltung mit einer nicht-planaren Struktur und Wellenleiter sowie Verfahren zum Betreiben der Schaltung
    25.
    发明专利
    Integrierte Schaltung mit einer nicht-planaren Struktur und Wellenleiter sowie Verfahren zum Betreiben der Schaltung 未知

    公开(公告)号：DE102008001208B4

    公开(公告)日：2017-01-19

    申请号：DE102008001208

    申请日：2008-04-16

    Applicant: INFINEON TECHNOLOGIES AG

    Inventor： SCHULZ THOMAS

    IPC: H01L31/0232 ,  G02B6/42 ,  H01L31/10

    Abstract: Integrierte Schaltung, mit: einer nicht-planaren Struktur (50; 114; 164; 222; 362), die eine Fotodiode mit einem Anodengebiet (36; 106; 156; 206; 316) auf einer Seite eines Photonendetektionsgebiets (70; 350) und einem Kathodengebiet (38; 108; 158; 208; 318) auf der anderen Seite des Photonendetektionsgebiets (70; 350) aufweist, einem Wellenleiter (52; 116; 166; 220; 314), der elektromagnetische Wellen zu dem Photonendetektionsgebiet (70; 350) liefert, wobei die nicht-planare Struktur (50; 114; 164; 222; 362) ein erstes Signal in Abhängigkeit von mindestens einigen der elektromagnetischen Wellen liefert, dadurch gekennzeichnet, dass die nicht-planare Struktur (50; 114; 164; 222; 362) eine erste Stegstruktur ist und der Wellenleiter (52; 116; 166; 220; 314) die erste Stegstruktur (50; 114; 164; 222; 362) kreuzt.

    27.
    发明专利
    未知

    公开(公告)号：DE102008001210A1

    公开(公告)日：2009-01-15

    申请号：DE102008001210

    申请日：2008-04-16

    Applicant: INFINEON TECHNOLOGIES AG

    Inventor： SCHULZ THOMAS

    IPC: H01L27/11 ,  G11C11/40

    Abstract: An integrated circuit device has a base area defining a longitudinal axis. Four in-line transistors, which are NMOS transistors in exemplary embodiments, are each centered on the longitudinal axis. Two off-set transistors, which are PMOS transistors in exemplary embodiments, are off-set to first and second sides of the longitudinal axis, respectively.

    28.
    发明专利
    未知

    公开(公告)号：DE59814314D1

    公开(公告)日：2008-12-11

    申请号：DE59814314

    申请日：1998-07-16

    Applicant: INFINEON TECHNOLOGIES AG

    Inventor： SCHULZ THOMAS ,  AEUGLE THOMAS ,  ROESNER WOLFGANG ,  RISCH LOTHAR

    IPC: H01L29/78 ,  H01L21/336

    Abstract: A spacer is used as a mask in an etching step during which a layer structure is produced for a channel layer and for a first source/drain region. After the layer structure has been produced, the first source/drain region and a second source/drain region can be produced by implantation. The second source/drain region is self-aligned on two mutually opposite flanks of the layer structure. A gate electrode can be produced in the form of a spacer on the two flanks. In order to avoid a capacitance formed by a first contact of the gate electrode and the first source/drain region, a part of the first source/drain region may be removed. If the layer structure is produced along edges of an inner area, then a third contact of the second source/drain region may be produced inside the inner area in order to reduce the surface area of the transistor.

    30.
    发明专利
    未知

    公开(公告)号：DE10248723A1

    公开(公告)日：2004-05-06

    申请号：DE10248723

    申请日：2002-10-18

    Applicant: INFINEON TECHNOLOGIES AG

    Inventor： ROESNER WOLFGANG ,  SCHULZ THOMAS ,  HARTWICH JESSICA ,  BREDERLOW RALF ,  PACHA CHRISTIAN

    IPC: H01L21/8242 ,  H01L21/84 ,  H01L27/108 ,  H01L27/12

    Abstract: An integrated circuit arrangement and method of fabricating the integrated circuit arrangement is described. The integrated circuit arrangement contains an insulating region and a sequence of regions which forms a capacitor. The sequence contains a near electrode region near the insulating region, a dielectric region, and a remote electrode region remote from the insulating region. The insulating region is part of an insulating layer arranged in a plane. The capacitor and an active component are arranged on the same side of the insulating layer and form a memory cell. The near electrode region and an active region of the component are arranged in a plane which lies parallel to the plane in which the insulating layer is arranged. A processor is also contained in the integrated circuit arrangement.

Patent Agency Ranking