탐침의 기울기 조절이 용이한 원자간력 현미경의 캔틸레버 제조방법 및 원자간력 현미경의 캔틸레버

    公开(公告)号:KR101876728B1

    公开(公告)日:2018-07-11

    申请号:KR1020160183008

    申请日:2016-12-29

    Abstract: 제1실리콘층, 절연막과제2실리콘층이순차적으로적층된 SOI기판의제2실리콘층상부와제1실리콘층하부에제1상부보호막및 제1하부보호막을각각형성하는제1단계와, 상기제1상부보호막에캔틸레버아암의두께를조절하기위한제1패턴을형성하는제2단계와, 상기제1패턴으로상기제2실리콘층에캔틸레버아암의두께만큼제1식각영역을형성하는제3단계와, 상기제1패턴이형성된상기제1상부보호막에탐침의상부기울기를형성하기위한제2패턴을형성하는제4단계와, 상기제3단계의제1식각영역을기준으로상기절연막의상부면이노출될때까지상기제2패턴으로상기제2실리콘층을캔틸레버아암의두께만큼남도록제거함에따라상기제2패턴영역에상기캔틸레버아암영역이형성되고, 상기탐침의상부기울기를형성하는제5단계와, 상기제1상부보호막및 상기제1하부보호막을제거하고, 상기제2실리콘층상부전 영역및 상기제1실리콘층하부전 영역에제2상부보호막및 제2하부보호막을각각형성하는제6단계와, 상기제2하부보호막에상기탐침의하부기울기를형성하기위한제3패턴을형성하는제7단계와, 상기제3패턴으로상기제1실리콘층을일부제거하여상기제1실리콘층에제2식각영역을형성하는제8단계와, 상기제3패턴이형성된제2하부보호막에캔틸레버지지대를형성하기위한제4패턴을형성하는제9단계와, 상기제8단계에서의제2식각영역을기준으로상기절연막의하부면이노출될때까지상기제3패턴및 제4패턴으로상기제1실리콘층을제거하여상기캔틸레버지지대를형성하면서상기제1실리콘층을일부만을남기고제거하는제10단계와, 상기제10단계에서노출된상기절연막을제거하여제3식각영역을형성하고, 상기제3식각영역을이용하여상기제2실리콘층을탐침하부기울기를갖도록상기제1실리콘층일부와함께제거하는제11단계와, 상기제1실리콘층일부가제거되면노출된절연막과제2상부보호막및 제2하부보호막을제거하는제12단계를포함하여이루어지는것을특징으로하는탐침의기울기조절이용이한원자간력현미경의캔틸레버제조방법및 이에의해제조된원자간력현미경의캔틸레버를기술적요지로한다. 이에의해탐침의기울기의조절을용이하게할 수있으며, 캔틸레버아암의선단부를기준으로바깥으로탐침이조절된각도로기울어져형성되도록하여 AFM 측정시 탐침의끝의위치를육안으로확인할수 있도록하여정확한시료정보에대한획득이가능한이점이있다.

    탐침의 기울기 조절이 용이한 원자간력 현미경의 캔틸레버 제조방법 및 원자간력 현미경의 캔틸레버

    公开(公告)号:KR1020180078437A

    公开(公告)日:2018-07-10

    申请号:KR1020160183008

    申请日:2016-12-29

    CPC classification number: G01Q60/38 G01Q20/02

    Abstract: 제1실리콘층, 절연막과제2실리콘층이순차적으로적층된 SOI기판의제2실리콘층상부와제1실리콘층하부에제1상부보호막및 제1하부보호막을각각형성하는제1단계와, 상기제1상부보호막에캔틸레버아암의두께를조절하기위한제1패턴을형성하는제2단계와, 상기제1패턴으로상기제2실리콘층에캔틸레버아암의두께만큼제1식각영역을형성하는제3단계와, 상기제1패턴이형성된상기제1상부보호막에탐침의상부기울기를형성하기위한제2패턴을형성하는제4단계와, 상기제3단계의제1식각영역을기준으로상기절연막의상부면이노출될때까지상기제2패턴으로상기제2실리콘층을캔틸레버아암의두께만큼남도록제거함에따라상기제2패턴영역에상기캔틸레버아암영역이형성되고, 상기탐침의상부기울기를형성하는제5단계와, 상기제1상부보호막및 상기제1하부보호막을제거하고, 상기제2실리콘층상부전 영역및 상기제1실리콘층하부전 영역에제2상부보호막및 제2하부보호막을각각형성하는제6단계와, 상기제2하부보호막에상기탐침의하부기울기를형성하기위한제3패턴을형성하는제7단계와, 상기제3패턴으로상기제1실리콘층을일부제거하여상기제1실리콘층에제2식각영역을형성하는제8단계와, 상기제3패턴이형성된제2하부보호막에캔틸레버지지대를형성하기위한제4패턴을형성하는제9단계와, 상기제8단계에서의제2식각영역을기준으로상기절연막의하부면이노출될때까지상기제3패턴및 제4패턴으로상기제1실리콘층을제거하여상기캔틸레버지지대를형성하면서상기제1실리콘층을일부만을남기고제거하는제10단계와, 상기제10단계에서노출된상기절연막을제거하여제3식각영역을형성하고, 상기제3식각영역을이용하여상기제2실리콘층을탐침하부기울기를갖도록상기제1실리콘층일부와함께제거하는제11단계와, 상기제1실리콘층일부가제거되면노출된절연막과제2상부보호막및 제2하부보호막을제거하는제12단계를포함하여이루어지는것을특징으로하는탐침의기울기조절이용이한원자간력현미경의캔틸레버제조방법및 이에의해제조된원자간력현미경의캔틸레버를기술적요지로한다. 이에의해탐침의기울기의조절을용이하게할 수있으며, 캔틸레버아암의선단부를기준으로바깥으로탐침이조절된각도로기울어져형성되도록하여 AFM 측정시 탐침의끝의위치를육안으로확인할수 있도록하여정확한시료정보에대한획득이가능한이점이있다.

    SOI(001) 기판 상에 반도체 에피층 성장방법
    37.
    发明授权
    SOI(001) 기판 상에 반도체 에피층 성장방법 有权
    SOI(001)衬底上半导体EPI层的制造方法

    公开(公告)号:KR101556089B1

    公开(公告)日:2015-10-01

    申请号:KR1020140174003

    申请日:2014-12-05

    CPC classification number: H01L27/1203

    Abstract: 본발명은 SOI 기판상에고품위의반도체에피층을형성하는방법에관한것으로서, SOI(상부실리콘층/절연물/하부실리콘층) 기판상에반도체에피층을성장하는방법에있어서, SOI(001) 기판상에에피성장이필요한부위의패터닝공정을통한상부실리콘층을제거하는제1단계와, 상기상부실리콘층을제거하고그 상층에보호막을증착하는제2단계와, 에피성장이필요한부위의패터닝공정을통해하부실리콘층의일부영역이노출되는 ART(Aspect Ratio Trapping)패턴을형성하는제3단계와, 상기 ART패턴하부에습식식각을통해하부실리콘층의 (111)면이노출되도록 AART(Arrow Aspect Ratio Trapping) 패턴을형성하는제4단계와, 상기절연물하측에상기하부실리콘층의 (111)면의노출이진행됨에따른절연물과하부실리콘층과의계면상에언더컷을형성하는제5단계및 상기 ART패턴영역과 AART패턴영역상측으로반도체층을성장시키는제6단계를포함하여이루어진것을특징으로하는 SOI(001) 기판상에반도체에피층성장방법을기술적요지로한다. 이에의해, SOI 기판상에실리콘(111)면이노출된화살표형태의트랩핑패턴을형성하여, 실리콘과반도체층간의계면에서발생하는관통전위를트랩시켜결함이없는(defect free) 반도체소자를제공할수 있으며, 결함이없는(defect free) 에피층을더욱낮은두께에서얻을수 있어소자의제조가용이한이점이있다.

    Abstract translation: 本发明涉及一种在SOI衬底上形成高品质的半导体外延层的方法,更具体地说,涉及在SOI(顶层硅层/绝缘材料/底部硅层)衬底上生长半导体外延层的方法 。 根据本发明实施例的用于在SOI衬底上生长半导体外延层的方法包括去除顶部硅层的第一步骤,沉积保护层的第二步骤,形成纵横比捕获的第三步骤( ART)图案,形成箭头纵横比捕获(AART)图案的第四步骤,在底部硅层和绝缘材料的界面上形成底切的第五步骤,以及在半导体层上生长半导体层的第六步骤 AART图案区域的上侧和ART图案区域。

    변조 적외선 컬러 영상 획득 시스템

    公开(公告)号:KR101519995B1

    公开(公告)日:2015-05-14

    申请号:KR1020130127788

    申请日:2013-10-25

    Abstract: 본 발명은 변조 적외선 컬러 영상 획득 시스템으로서, 둘 이상의 변조 적외선 파장을 피사체에 조사하는 적외선 조사 장치; 적외선 조사 장치에 의해 조사되고 피사체에 의해 반사된 둘 이상의 변조 적외선 파장을 감지하고, 둘 이상의 변조 적외선 파장을 변환 및 조합하여 컬러 영상을 획득하는 컬러 영상 획득 장치; 및 컬러 영상 획득 장치와 미리 결정된 시간에 보정 및 동기화되고, 적외선 조사 장치의 적외선 조사 시간을 파장별로 조정하는 동기화 장치를 포함한다.

    반도체 발광 다이오드 소자의 표면 요철 형성 방법 및 이에 의해 제조된 반도체 발광 다이오드 소자
    39.
    发明授权
    반도체 발광 다이오드 소자의 표면 요철 형성 방법 및 이에 의해 제조된 반도체 발광 다이오드 소자 有权
    因此,发光二极管和发光二极管的表面纹理的制造方法

    公开(公告)号:KR101419526B1

    公开(公告)日:2014-07-14

    申请号:KR1020120147236

    申请日:2012-12-17

    Abstract: 본 발명은 표면 요철을 형성하여 광 추출 효율을 증대시키는 반도체 발광 다이오드 소자의 표면 요철 형성 방법에 관한 것으로서, 표면 요철을 형성하여 광 추출 효율을 증대시키는 반도체 발광 다이오드 소자의 표면 요철 형성 방법에 있어서, 반도체 박막 상층에 레지스트층을 형성하여 임프린팅 공정과 건식 식각 공정 및 습식 식각 공정을 거쳐 반도체 박막의 표면 텍스처링을 거치는 제조 방법에 의해 반도체 박막 표면 요철을 형성하거나, 반도체 박막 상층에 레지스트층을 형성하여 KrF 스텝퍼/스캐너 또는 i-line 스텝퍼/i-line 스캐너에 의해 패터닝 후 건식 식각 공정 및 습식 식각 공정을 거쳐 반도체 박막의 표면 텍스처링을 거치는 제조 방법에 의해 반도체 박막 표면에 요철을 형성하는 것을 기술적 요지로 한다.
    이에 의해 표면 요철 형성의 재현성이 우수하며, 반도체 박막 표면이 더욱 깊게 에칭되면서 대면적으로 균일한 거칠기를 가지게 되므로, 반도체 박막의 표면적의 극대화를 가져오게 되어 발광 다이오드 소자의 광 추출 효율을 개선시키는 이점이 있다.

    수직형 발광 다이오드 및 그 제조방법
    40.
    发明授权
    수직형 발광 다이오드 및 그 제조방법 有权
    垂直发光二极管及其制造方法

    公开(公告)号:KR101411375B1

    公开(公告)日:2014-06-26

    申请号:KR1020110139021

    申请日:2011-12-21

    Abstract: 본 발명은 누설전류 특성을 개선하기 위한 수직형 발광 다이오드 및 그 제조방법에 관한 것으로, 도전성 지지층, 상기 도전성 지지층 상에 형성된 p형 전극, 상기 p형 전극 상에 형성된 p형 반도체층, 상기 p형 반도체층 상에 형성된 활성층, 상기 활성층 상에 형성된 n형 반도체층, 상기 p형 전극 측벽에서 누설되는 전류를 방지하기 위해서 상기 도전성 지지층과 상기 p형 전극의 사이 인접부에 형성된 패시베이션층 및 상기 p형 반도체층 상의 일부분에 형성된 n형 전극을 포함하는 것을 특징으로 한다.
    나아가, 수직형 발광 다이오드 제조방법은 먼저, 기판 상에 n형 반도체층, 활성층 및 반도체층을 형성하는 1단계, 상기 p형 반도체층 상에 금속물질로 이루어진 p형 전극을 형성하는 2단계, 상기 p형 전극 상에 도전성 지지층을 접합시킨 후, 상기 기판을 제거하는 3단계, 상기 기판을 제거하여 노출된 n형 반도체층부터 상기 p형 전극까지 측벽을 수직방향으로 메사 식각하는 4단계, 상기 메사 식각하여 노출된 p형 전극 및 상기 도전성 지지층 사이 인접부에 패시베이션층을 형성하는 5단계 및 상기 n형 반도체층 상에 n형 전극을 형성하는 6단계를 포함하는 것을 특징으로 한다.

Patent Agency Ranking