-
公开(公告)号：KR1020180034757A
公开(公告)日：2018-04-05
申请号：KR1020160123800
申请日：2016-09-27
Applicant: (재)한국나노기술원
CPC classification number: G01R1/067 , G01R1/06711 , G01R1/0735 , G01R3/00 , G01R31/2886
Abstract: 본발명은반도체소자테스트용플렉시블컨택터에관한것으로서, 반도체소자의단자와검사장비의검사회로기판사이에서전기적으로접속되어반도체소자를테스트하는컨택터에있어서, 상기반도체소자의단자에대응되는위치에소정깊이의보상공간부가복수개로형성된플렉시블기판및 상기보상공간부상단에위치되고외측부는상기플렉시블기판상에서지지되어, 상기반도체소자의단자의접촉압력을분산시키도록형성된전기접촉부를포함하여이루어진것을특징으로하는스트로크보상이가능한반도체소자테스트용플렉시블컨택터및 그제조방법을기술적요지로한다. 이에의해플렉시블기판내에보상공간부를형성하고, 상기보상공간부상측에전기접촉부가지지되도록형성하여, 제조방법이간단하며, 반도체소자의단자와의접촉압력을균형적으로분산시켜스트로크보상이가능하여반도체소자테스트시 신뢰성을향상시키고반도체소자를보호하는이점이있다.
Abstract translation: 一种用于测试半导体器件的接触器，所述半导体器件电连接在半导体器件的端子和检查设备的检查电路板之间，所述接触器包括： 并且，在柔性基板上设置有电气接触部，该电气接触部被支撑在柔性基板上并形成为分散半导体元件的端子的接触压力， 本发明涉及一种用于测试能够行程补偿的半导体器件的柔性接触器及其制造方法。 形成在由柔性基板的补偿空间的部分，并且形成为使得没有电接触，以补偿空间部侧，而且生产过程简单，并且由半导体元件的端子之间的接触压力分布到平衡可能冲程补偿半导体元件 这具有提高测试和保护半导体器件可靠性的优点。
-
公开(公告)号：KR101775979B1
公开(公告)日：2017-09-08
申请号：KR1020150187624
申请日：2015-12-28
Applicant: (재)한국나노기술원
IPC: H01L29/06 , H01L29/66 , H01L21/761 , H01L21/027 , H01L21/3065 , H01L21/306
Abstract: 본발명은조기항복전압을막을수 있는 p-n 접합반도체소자및 그제조방법에관한것이다. 본발명에따른조기항복전압을막을수 있는 p-n 접합반도체소자는, 기판과; 기판위에적층형성되는반도체동작층을포함하고, 반도체동작층의소정부위에는 p-n 접합으로이루어지는소정높이의돌출부가형성되되, 상기돌출부의가장자리면(edge surface)은하반부가수직면으로이루어지고상반부는곡면또는경사면형태로형성되거나, 상반부가수직면으로이루어지고하반부는곡면또는경사면형태로형성된다. 이와같은본 발명에의하면, 반도체소자의가장자리면 부분을반곡면(half-curved) 또는경사면(chamfered) 형태로형성함으로써, 반도체소자의가장자리면의공핍층두께를벌크(bulk) 영역에비해상대적으로더 두껍게확장하여반도체소자의조기항복전압을억제할수 있다. 또한, 반도체소자의가장자리면 부분에형성된경사면이 5∼10°의경사각도로되어있어단차피복이우수한산화처리가가능하며, 이에따라전류붕괴현상을개선하는등의우수한신뢰성을가지는반도체소자의제공이가능하다.
-
公开(公告)号：KR1020170077924A
公开(公告)日：2017-07-07
申请号：KR1020150187624
申请日：2015-12-28
Applicant: (재)한국나노기술원
IPC: H01L29/06 , H01L29/66 , H01L21/761 , H01L21/027 , H01L21/3065 , H01L21/306
Abstract: 본발명은조기항복전압을막을수 있는 p-n 접합반도체소자및 그제조방법에관한것이다. 본발명에따른조기항복전압을막을수 있는 p-n 접합반도체소자는, 기판과; 기판위에적층형성되는반도체동작층을포함하고, 반도체동작층의소정부위에는 p-n 접합으로이루어지는소정높이의돌출부가형성되되, 상기돌출부의가장자리면(edge surface)은하반부가수직면으로이루어지고상반부는곡면또는경사면형태로형성되거나, 상반부가수직면으로이루어지고하반부는곡면또는경사면형태로형성된다. 이와같은본 발명에의하면, 반도체소자의가장자리면 부분을반곡면(half-curved) 또는경사면(chamfered) 형태로형성함으로써, 반도체소자의가장자리면의공핍층두께를벌크(bulk) 영역에비해상대적으로더 두껍게확장하여반도체소자의조기항복전압을억제할수 있다. 또한, 반도체소자의가장자리면 부분에형성된경사면이 5∼10°의경사각도로되어있어단차피복이우수한산화처리가가능하며, 이에따라전류붕괴현상을개선하는등의우수한신뢰성을가지는반도체소자의제공이가능하다.
Abstract translation: 本发明涉及能够防止早期击穿电压的p-n结半导体器件及其制造方法。 根据本发明的能够防止早期击穿电压的p-n结半导体器件包括：衬底; 以及半导体操作层，层叠在所述基板上，其中，所述pn结的预定高度形成在所述半导体操作层的预定部分上，所述突出部分的边缘表面由竖直平面形成，并且所述上半部分是曲面 或者上表面或上表面的上半部分，上表面的下半部分由曲面或倾斜面形成。 根据本发明，由于半导体器件的边缘部分形成为半弯曲或倒角形状，所以与体区域相比，半导体器件的边缘表面上的耗尽层的厚度相对减小 可以抑制半导体器件的早期击穿电压。 另外，由于形成在半导体元件的边缘部分上的倾斜表面具有5至10度的半径，因此可以提供具有优异可靠性的半导体器件，例如改善电流崩塌现象， 我会的。
-
公开(公告)号：KR1020150073645A
公开(公告)日：2015-07-01
申请号：KR1020130161605
申请日：2013-12-23
Applicant: (재)한국나노기술원
CPC classification number: B82B3/0095 , B29C67/00
Abstract: 본발명은비대칭형나노구조체의형성방법에관한것으로서, 기판또는박막상에임프린트층을형성하는제1단계와, 상기임프린트층상에가변형임프린트용스탬프를위치시켜, 상기가변형임프린트용스탬프의패턴을변형시키기위한압력또는방향으로가변형임프린트용스탬프를가압하고, 경화공정을수행하여비대칭패턴층을형성하는제2단계와, 상기비대칭패턴층의잔류막을제거하여기판또는박막의일부영역을노출시키는제3단계와, 상기노출된기판또는박막영역및 비대칭패턴층상에금속또는금속산화물을증착하는제4단계와, 상기비대칭패턴층을제거하여기판또는박막상에금속또는금속산화물패턴을형성하는제5단계를포함하여구성되는것을특징으로하는비대칭형금속또는금속산화물나노구조체의형성방법을기술적요지로한다. 이에의해간단한공정에의해대면적의비대칭형금속또는금속산화물나노구조체를얻을수 있으며, 상기가변형임프린트용스탬프의압력또는방향에따라패턴의비대칭성정도를조절할수 있어다양한분야에활용할수 있는이점이있다.
Abstract translation: 本发明涉及不对称金属或金属氧化物纳米结构体的制造方法，其特征在于，所述制造方法包括：在基板或薄膜上形成压印层的第一工序; 用于在压印层上定位可变压印印模的第二步骤，以适于转换可变印记印模图案的压力和方向按压可变印记印模，并在其上进行固化处理以形成不对称图案层; 用于去除所述不对称图案层的残留膜以暴露所述衬底或所述薄膜的一部分的第三步骤; 第四步，用于在基板或薄膜的暴露部分上去除金属或金属氧化物; 以及用于去除所述不对称图案层以在所述基板或所述薄膜上形成金属或金属氧化物图案的第五步骤。 因此，可以制造大面积不对称金属或金属氧化物纳米结构。 此外，可以根据可变印记印模的压力或方向来调整图案的不对称程度，由此本发明可以用于各种领域。
-
公开(公告)号：KR1020140083266A
公开(公告)日：2014-07-04
申请号：KR1020120152813
申请日：2012-12-26
Applicant: (재)한국나노기술원
CPC classification number: G03F7/0002 , B81C1/0046 , B82B3/00 , C23C30/00
Abstract: The present invention relates to a method for forming an aligned metal oxide nanostructure. The method for the aligned metal oxide nanostructure using an imprint lithography process or a KrF stepper, a KrF scanner, an i-line stepper, and an i-line scanner comprises: forming a metal oxide seed layer on a substrate; forming a resin pattern layer by the imprinting process; and exposing the metal oxide seed layer through a dry etching process or exposing the metal oxide seed layer by forming the resin pattern layer using the KrF stepper, the KrF scanner, the i-line stepper, and the i-line scanner to develop the metal oxide nanostructure from the metal oxide seed layer using a hydrothermal synthesis method. So the present invention has the advantage of making metal nanostructure of various shapes, sizes, and patterning; providing at a relatively low price; facilitating an alignment of large-scaled metal oxide nanostructure; preventing adhesion or deformation of the metal oxide nanostructure; and enabling an uniform formation and alignment of the nanostructure.
Abstract translation: 本发明涉及一种形成对准的金属氧化物纳米结构的方法。 使用压印光刻工艺或KrF步进器，KrF扫描仪，i线步进机和i线扫描仪的对准的金属氧化物纳米结构的方法包括：在衬底上形成金属氧化物种子层; 通过印刷工艺形成树脂图案层; 并通过干式蚀刻工艺使金属氧化物种子层暴露或通过使用KrF步进器，KrF扫描器，i线步进器和i线扫描器形成树脂图案层来暴露金属氧化物晶种层，以开发金属 氧化物纳米结构由金属氧化物种子层采用水热合成法。 因此，本发明具有制造各种形状，尺寸和图案化的金属纳米结构的优点; 以相对较低的价格提供; 促进大规模金属氧化物纳米结构的排列; 防止金属氧化物纳米结构的粘合或变形; 并且能够均匀地形成和取向纳米结构。
-
Patent Agency Ranking
公开(公告)号：KR101303005B1
公开(公告)日：2013-09-03
申请号：KR1020120029106
申请日：2012-03-22
Applicant: (재)한국나노기술원
IPC: H01L21/3065
CPC classification number: H01L21/67109 , H01L21/67069
Abstract: PURPOSE: A cooling apparatus for a wafer and a wafer cover using a gas is provided to prevent thermal damage to a wafer by forming a through hole in a tray for mounting a wafer. CONSTITUTION: A through hole (130) is formed in a tray. The tray transfers a low temperature gas to a wafer and a wafer cover. A tray body (110) is formed around a tray central part (120). An O-ring is in contact with the lower part of the wafer cover. An O-ring accommodating groove is formed along the cylindrical surface of the tray body.
Abstract translation: 目的：提供一种用于晶片的冷却装置和使用气体的晶片盖，以通过在用于安装晶片的托盘中形成通孔来防止对晶片的热损伤。 构成：在托盘中形成通孔（130）。 托盘将低温气体传送到晶片和晶片盖。 托盘主体（110）围绕托盘中心部分（120）形成。 O形圈与晶片盖的下部接触。 沿托盘体的圆筒面形成有O形环容纳槽。
-
公开(公告)号：KR101886056B1
公开(公告)日：2018-08-08
申请号：KR1020160095039
申请日：2016-07-26
Applicant: (재)한국나노기술원
IPC: B82B3/00 , B82Y15/00 , B82Y40/00 , C23C14/04 , C23C14/02 , C23C14/06 , C23C14/24 , C23C14/58 , C23C14/34
Abstract: 본발명은진공증착공정을이용하여나노구조체패턴을형성하기위한것으로서, 기재를준비하는제1단계와, 상기기재상부의일부영역을노출시키는마스크패턴층을형성하는제2단계와, 상기기재의노출된영역및 상기마스크패턴층상부에나노구조체의성장을위해필요한나노구조체의최소임계반지름을만족하는진공증착조건을설정하는제3단계와, 진공증착공정에의해상기기재의노출된영역및 상기마스크패턴층상부에나노구조체를성장시키는제4단계및 상기마스크패턴층을제거하여, 상기기재의노출된영역에나노구조체를형성하여상기기재상부에나노구조체패턴을형성하는제5단계;를포함하여이루어지되, 상기제1단계의기재의표면을소수성표면처리후 상기제2단계의마스크패턴층을형성하거나, 상기제2단계의마스크패턴층을형성한후에, 상기기재상부의노출된일부영역을소수성표면처리하는것을특징으로하는진공증착에의한나노구조체패턴형성방법및 이를이용한센서소자를기술적요지로한다. 이에의해본 발명은나노구조체의성장을위해필요한나노구조체의최소임계반지름을만족하는진공증착조건을설정하여진공증착공정을이용하여기재상부에나노구조체패턴을형성함으로써, 공정이간단하면서균일한나노구조체분포를가지는나노구조체패턴의형성이용이하며, 열처리공정이필요하지않아고온에취약한고분자기판과같은유연기판상에서의나노구조체패턴을형성할수 있고, 나노구조체의형태및 두께변형등을최소화함으로써고품질의소자를제공할수 있는이점이있다.
-
公开(公告)号：KR101870272B1
公开(公告)日：2018-06-25
申请号：KR1020160123800
申请日：2016-09-27
Applicant: (재)한국나노기술원
Abstract: 본발명은반도체소자테스트용플렉시블컨택터에관한것으로서, 반도체소자의단자와검사장비의검사회로기판사이에서전기적으로접속되어반도체소자를테스트하는컨택터에있어서, 상기반도체소자의단자에대응되는위치에소정깊이의보상공간부가복수개로형성된플렉시블기판및 상기보상공간부상단에위치되고외측부는상기플렉시블기판상에서지지되어, 상기반도체소자의단자의접촉압력을분산시키도록형성된전기접촉부를포함하여이루어진것을특징으로하는스트로크보상이가능한반도체소자테스트용플렉시블컨택터및 그제조방법을기술적요지로한다. 이에의해플렉시블기판내에보상공간부를형성하고, 상기보상공간부상측에전기접촉부가지지되도록형성하여, 제조방법이간단하며, 반도체소자의단자와의접촉압력을균형적으로분산시켜스트로크보상이가능하여반도체소자테스트시 신뢰성을향상시키고반도체소자를보호하는이점이있다.
-
公开(公告)号：KR101762907B1
公开(公告)日：2017-07-31
申请号：KR1020160036136
申请日：2016-03-25
Applicant: (재)한국나노기술원
IPC: G01N27/414 , H01L29/778 , H01L29/66
CPC classification number: G01N27/4143 , H01L29/66431 , H01L29/778
Abstract: 제1 기판, 상기제1 기판상에형성된 GaN 계열의버퍼층, 상기버퍼층상에형성된 GaN층, 상기 GaN층상에형성된것으로 AlGaN층, InAlN층및 InAlGaN층으로이루어지는군에서선택되는 1종의층, 상기 AlGaN층, InAlN층및 InAlGaN층으로이루어지는군에서선택되는 1종의층 상에형성된소스전극및 드레인전극, 그리고상기소스전극및 드레인전극사이의일부영역에형성된검지물질층을구비하는고전자이동도트랜지스터구조물을준비하는단계; 상기소스전극, 상기드레인전극및 상기검지물질층상부에일시적으로본딩가능한물질을형성한후 제2 기판을본딩하는단계; 상기버퍼층으로부터상기제1 기판을분리하는단계; 상기제1 기판을분리한후 제3 기판을상기버퍼층에본딩하는단계; 및상기제3 기판을본딩한후 상기고전자이동도트랜지스터구조물에서상기제2 기판을분리하는단계를포함하는, 고전자이동도트랜지스터구조센서의제조방법이제공된다. 본발명에따르면, 고가의기판을재활용함으로써 HEMT 구조의센서제작비용절감이가능하고, 구부러짐이가능한유연한 HEMT 구조의센서제작이가능하다.
Abstract translation: 所述第一基板，其特征在于，其中一个层被从包含第一基板的构成的缓冲层的组中选出的GaN基形成形成缓冲层，AlGaN层上，GaN层上在GaN层，的InAlN层和InAlGaN层，其中，将要形成 AlGaN层，的InAlN层，以及源电极和形成在一种层的从由InAlGaN层和高电子迁移率，其包括形成在所述源电极和所述漏电极之间的部分的检测材料层组成的组中的漏电极也 准备晶体管结构; 在源电极，漏电极和感测材料层上形成临时接合材料，并接合第二基板; 将第一衬底与缓冲层分离; 在分离第一衬底之后将第三衬底键合到缓冲层; 接合第三衬底，然后将第二衬底从高电子迁移率晶体管结构分离。 根据本发明，通过循环昂贵衬底可以是HEMT结构的制造成本传感器，它能够制造柔性的弯曲HEMT结构的传感器是可能的。
-
公开(公告)号：KR101663629B1
公开(公告)日：2016-10-10
申请号：KR1020150163446
申请日：2015-11-20
Applicant: (재)한국나노기술원
IPC: B82B1/00 , B82Y40/00 , H01L21/027 , H01L21/02 , H01L29/06
Abstract: 본발명은비대칭형나노구조체의형성방법에관한것으로서, 기판또는박막상에형성되며, 패턴의형태가변형이가능한가변형임프린트용스탬프를이용하여형성되는비대칭형금속또는금속산화물나노구조체를포함하여이루어지며, 상기비대칭형금속또는금속산화물나노구조체는, 기판또는박막상에임프린트층을형성하는제1단계와, 상기임프린트층상에플렉시블한재질의가변형임프린트용스탬프를위치시켜, 상기가변형임프린트용스탬프의패턴이휘어짐변형이유발되는압력또는방향으로가변형임프린트용스탬프를가압하고, 경화공정을수행하여비대칭패턴층을형성하는제2단계와, 상기비대칭패턴층의잔류막을제거하여기판또는박막의일부영역을노출시키는제3단계와, 상기노출된기판또는박막영역및 비대칭패턴층상에금속또는금속산화물을증착하는제4단계와, 상기비대칭패턴층을제거하여기판또는박막상에금속또는금속산화물패턴을형성하는제5단계;를포함하여구성되고, 상기제1단계의임프린트층의두께는, 상기가변형임프린트용스탬프로상기임프린트층을가압시임프린트층이상기가변형임프린트용스탬프패턴사이로충진이완전히되지않도록상기가변형임프린트용스탬프패턴의두께보다상대적으로더 얇게형성되고, 상기제2단계는, 상기가변형임프린트용스탬프의패턴을변형시키기위해 1.1bar~50bar의압력으로가변형임프린트용스탬프를가압시키고, 선택적으로, 상기가변형임프린트용스탬프의패턴을변형시키기위해상기임프린트층과가변형임프린트용스탬프의계면에평행한방향으로가변형임프린트용스탬프를가압시키는것에의해제조되는것을특징으로하는가변형임프린트용스탬프를이용한비대칭형금속또는금속산화물나노구조체를기술적요지로한다. 이에의해간단한공정에의해대면적의비대칭형금속또는금속산화물나노구조체를얻을수 있으며, 상기가변형임프린트용스탬프의압력또는방향에따라패턴의비대칭성정도를조절할수 있어다양한분야에활용할수 있는이점이있다.
-
-
-
-
-
-
-
-
-
Search Results
40
records
(took 0.024 seconds)
