Abstract:
PURPOSE: An organic pyroelectric sensor integrated in a thin film transistor and manufacturing method thereof are provided to use a P(VDF-TrFE) of an OTFT in a functional gate dielectric layer, thereby obtaining superior linearity and reliability. CONSTITUTION: An Ni gate electrode is deposited on a film by electroplating. A P(VDF-TrFE) layer is applied on an Ni gate electrode to form a dielectric layer. The dielectric layer is annealed, melted, and crystallized to increase crystallinity. A semiconductor layer, and source and drain electrode layers are deposited on the dielectric layer.
Abstract:
본 발명에서는 초전기 센서 분야에 응용될 수 있도록 폴리비닐리덴플루오라이드 및 트리플루오로에틸렌(P(VDF-TrFE))의 공중합체를 OTFT에 적용하여 초전기 게이트 유전체로서 활용하기 위해, 초전기 게이트 유전체 재료를 게이트 유전층으로서 유기 박막 트랜지스터 구조에 집적하여 이루어지는 것을 특징으로 하는, 박막 트랜지스터 내에 집적된 유기 초전기 센서를 제공한다. 또 본 발명에서는 기판 위에 전기도금에 의해 Ni 게이트 전극을 필름 위에 증착하는 단계; 상기 Ni 게이트 전극 위에 P(VDF-TrFE) 층을 도포하여 유전층을 형성하는 단계; 상기 유전층을 어닐링하여 용해한 뒤 재결정하여 결정성을 향상시키는 단계; 상기 유전층 위에 반도체 층, 소스 및 드레인 전극층을 증착하는 단계를 포함하는 것을 특징으로 하는, 박막 트랜지스터 내에 집적된 유기 초전기 센서 제조방법이 제공된다. 폴리비닐리덴플루오라이드, 트리플루오로에틸렌, OTFT, 유기 박막 트랜지스터
Abstract:
PURPOSE: A biosensor applying an organic FET(Field Effect Transistor) and a manufacturing method thereof are provided to apply to a mobile or attached sensor by using an organic semiconductor having flexible property. CONSTITUTION: An insulator gate(120) is formed in the bottom side of a first substrate(110). The first substrate is etched to form a reaction bath. An organic semiconductor layer(130) is evaporated in the bottom side of the insulator gate. A source and drain electrode(140,150) is formed in the bottom side of the organic semiconductor layer. A reference electrode is manufactured and installed in the reaction bath.
Abstract:
PURPOSE: An organic pyroelectric sensors integrated in thin-film transistors and a method for producing the same ARE provided to secure excellent linearity and reliability by adopting P(VDF-TrFE) within OTFT to as a functionality gate-dielectric layer. CONSTITUTION: In a device, an Ni gate electrode(2) is evaporated on a polyimide film(1) through electroplating in which is not contaminated. A gate dielectric is composed of P(VDF-TrFE) of 65mol% VDF. The Ni gate electrode is spin-coated with a mixture of 10wt% P(VDF-TrFE) and dimethylformamide solvent by 500nm. A DMF solvent is removed by performing a drying process under a temperature of 60°C. The gate dielectric is annealed on a hot plate until temperature is reached to 200°C. A pentacene layer(4) is evaporated by a thermal evaporator. Au source / drain electrodes(5,6) are evaporated on the pentacene layer.
Abstract:
본 발명은 반도체 기판의 박층화를 보다 신속하게 진행할 수 있는 고속 박층화장치 및 그 방법에 관한 것이다. 본 발명에 의한 기판 고속 박층화장치는, 내부 공간에 기판이 구비된 챔버; 상기 챔버 내에 제1, 제2 및 제3 공정가스를 선택적으로 공급하는 제1, 제2 및 제3 가스공급통로; 상기 제1가스공급통로 상에 설치되고, 상기 제1공정가스를 플라즈마화시켜 제1라디칼을 발생시키며, 상기 제1라디칼을 상기 챔버 내로 주입하는 제1원격플라즈마 발생기; 및 상기 제2가스공급통로 상에 설치되고, 상기 제2공정가스를 플라즈마화시켜 제2라디칼을 발생시키며, 상기 제2라디칼을 상기 챔버 내로 주입하는 제2원격플라즈마 발생기를 포함한다. 기판, 실리콘, 박층화, 라디칼, 가스, 원격플라즈마
Abstract:
하부 박막에 대한 식각 선택비를 높이고 식각시 종횡비를 낮출 수 있는 아주 얇은 나노스케일 PVD 비정질 카본을 이용하여 다층 레지스트 구조를 형성하고 이를 이용하여 박막 패턴을 형성하는 방법을 제공한다. 하부 박막 상에 PVD 비정질 카본 마스크를 적층하는 단계; 상기 PVD 비정질 카본 마스크 상에 하드 마스크(hard-mask), 하부 반사방지막(bottom anti-reflective coating), 포토 레지스트 패턴을 차례로 적층하는 단계; 포토 레지스트 패턴을 식각 마스크로 하부 반사방지막과 하드마스크를 식각하는 단계; 패터닝된 하드마스크를 식각 마스크로 하여 PVD 비정질 카본층을 식각하는 단계; 및 상기 PVD 비정질 카본층을 식각 마스크로 하부 박막을 식각하는 단계를 포함하는 박막 패턴 형성 방법을 제공한다.
Abstract:
본 발명은 선택적 무전해 도금을 이용한 플렉서블 기판의 미세 금속 배선 공정에 관한 것으로, 보다 구체적으로 플렉서블(flexible)한 유기물 기판을 플라즈마 표면처리 후, 선택적 무전해도금 공정 또는 선택적 무전해 도금 후 전해도금 공정을 이용하여 상기 기판 상에 니켈, 구리 및 금으로 구성된 군으로부터 선택된 금속 배선을 형성시키는 방법에 관한 것이다. 본 발명의 방법은 플라즈마 표면 처리 공정 및 무전해 도금 공정에 의해 플렉서블한 기판 상에 금속 배선을 형성하므로써, 유기물 기판과 금속 배선 간의 접착력을 향상시키고, 고종횡비를 가지면서 미세하고 선택적인 금속 배선을 형성시킬 수 있으며, 플랙서블한 소자에 저가로 적용가능하다.
Abstract:
본 발명은 디스플레이 등의 TCO(transparent conductive electrode) 소재로 이용 가능한 ZnO 박막 또는 금속이 도핑된 ZnO 박막의 식각 처리를 유도 결합 플라즈마 방법으로 처리할 수 있는 유도 결합형 플라즈마를 이용한 산화아연박막의 식각 방법에 관한 것이다. 본 발명은 일면에 ZnO 박막 또는 금속이 도핑된 ZnO 박막이 증착되고, 상기 ZnO 박막 위에 패턴 형성을 위한 포토레지스트가 형성된 기판을 준비하는 단계; 상기 기판을 미리 설정된 압력이 유지되는 챔버의 일 측에 장착하는 단계; 및 상기 기판에 대향하는 위치에 설치된 유도 코일에 제 1RF 파워를 인가하고, 상기 기판에 제 2RF 파워를 인가하여, 상기 챔버에 플라즈마 형성을 위한 가스를 공급하는 단계를 포함하는 것을 특징으로 하는 유도 결합형 플라즈마를 이용한 산화아연박막의 식각 방법을 제공한다. 유도 결합형 플라즈마, ZnO, 박막, 식각
Abstract:
본 발명은 플렉시블 유기물 기판의 금도금층 형성 방법과, 이를 이용한 유기물 반도체 소자 제조 방법에 관한 것이다. 본 발명은 플렉시블한 유기물 기판에 전기적 특성이 우수한 금도금층을 도금하기 위하여 유기물 기판과의 접착성이 우수한 접착층을 형성한 후에, 상기 금도금층의 도금성을 높여 주는 씨드 레이어를 형성하고, 상기와 같이 구성된 유기물 기판을 이용하여 전기적 특성이 우수한 유기물 반도체 소자를 제조할 수 있다. 플렉시블, 기판, 금, 도금, 유기물 반도체