-
公开(公告)号：KR1019960019609A
公开(公告)日：1996-06-17
申请号：KR1019940030616
申请日：1994-11-21
Applicant: 한국전자통신연구원
IPC: H01L21/336 , H01L29/78
Abstract: 본 발명은 반도체 제조공정에 있어서 초고집적회로(ULSI)에 사용되는 MOSFET의 게이트절연막을 형성하는 방법에 관한 것으로, 특히 종래의 방법에 비해 낮은 온도와 짧은 시간에 게이트절연막을 형성시켜 짧은-채널효과(short-channel effect)를 줄이고, 성장된 절연막과 기판의 계면에 소정의 불순물을 주입시켜 절연막의 신뢰성을 개선시킬 수 있는 게이트절연막의 형성방법에 관한 것이다.
본 발명은 고압의 산소 분위기에서 열전기로 또는 급속 열처리장치를 이용하여 산화막을 성장시키고 성장된 산화막을 상압 또는 고압의 N
2 O 분위기에서 열처리 공정을 수행함으로써, 게이트절연막의 신뢰성을 최대로 확보하면서 공정온도를 낮추고 공정시간을 단축시키는 것이다.
또한, 게이트절연막과 기판과의 계면에 질소를 효과적으로 주입하여 p
+ 다결정실리콘에 의한 게이트 형성시 불순물인 붕소가 채널영역으로 주입되는 것을 억제시킨다.-
公开(公告)号：KR1019960000361B1
公开(公告)日：1996-01-05
申请号：KR1019910024252
申请日：1991-12-24
IPC: H01L21/28
Abstract: forming the first metal pattern after depositing the metal layer on a silicon substrate; forming a connecting metal layer by patterning as a reactive ion etching using gases of CI species as the metal layer after depositing the etching stop layer and metal layer on the silicon substrate where the first metal layer is formed; processing as SF6 gas to eliminate exposed part of the etching stop layer simultaneously as eliminating the gas of CI species; exposing the upper part of connecting metal layer by flattening the interlayer insulating film after depositing the interlayer insulating film on the whole surface; forming a pattern of the second metal layer after depositing the metal layer on top of interlayer insulating film and connecting metal layer.
Abstract translation: 在将所述金属层沉积在硅衬底上之后形成所述第一金属图案; 通过在将形成第一金属层的硅基板上沉积蚀刻停止层和金属层之后，通过使用Cl物质的气体作为金属层通过图案化作为反应离子蚀刻来形成连接金属层; 作为SF6气体处理，以消除CI物质的气体同时消除暴露的部分蚀刻停止层; 在层间绝缘膜沉积在整个表面上之后使层间绝缘膜平坦化，使连接金属层的上部暴露; 在将金属层沉积在层间绝缘膜和连接金属层的顶部上之后，形成第二金属层的图案。
-
公开(公告)号：KR1019950019693A
公开(公告)日：1995-07-24
申请号：KR1019930029091
申请日：1993-12-22
Applicant: 한국전자통신연구원
IPC: G01N1/00
Abstract: 본 발명은 고정밀 분석기(2차 이온 질량분석기 등)에서 사용될 수 있는 시편장치로서 종래의 시편장착장치의 문제점인 그리드가 시편을 지지하고 있는 금속용수철의 힘으로 많은 힘을 받게 됨으로, 오랜 기간 사용시 그리드 표면이 수평을 유지하기 힘들고 휘어질 수 있으며 이로 인하여 여러 시편의 측정시 시편위치에 따라 분석위치가 달라지게 될 뿐만 아니라 강한 전기장을 사용하는 분석기에는 불균일한 전기장의 영향으로 인해 분석결과에 미치는 오차는 매우 크게 된다. 이와 은 문제점을 해결하기 위하여 시편이 놓이게 되는 그리드를 그물망 구조로 하고 상기 그물망구조의 그리드 하부에 일정간격으로 다수의 금속지지대를 부착설치하여 그리드의 휘어짐을 방지하도록 한 것임.
-
-
-
Patent Agency Ranking
公开(公告)号：KR101775517B1
公开(公告)日：2017-09-06
申请号：KR1020160078828
申请日：2016-06-23
Applicant: 한국전자통신연구원
CPC classification number: G06F21/577 , G06F11/3003 , G06F17/30144 , G06F17/30318 , H04L63/20
Abstract: 빅데이터보안점검클라이언트, 빅데이터보안점검장치및 방법이개시된다. 본발명에따른빅데이터보안점검장치는, 빅데이터보안점검클라이언트로부터빅데이터시스템에상응하는보안정보및 점검설정정보중 적어도어느하나를수신하는보안정보수집부, 상기빅데이터시스템에상응하는보안정책및 상기점검설정정보중 적어도어느하나와상기보안정보를비교하여, 빅데이터시스템보안점검을실행하는보안점검실행부, 그리고상기빅데이터시스템보안점검의결과를분석하는점검결과분석부를포함한다.
Abstract translation: 公开了大数据安全检查客户端，大数据安全检查设备和方法。 在根据本发明的大数据安全检查装置，大数据安全检查收集的安全信息单元，用于接收安全信息并检查其中的至少一个的从客户端对应于大数据系统的配置信息中，对应于大数据系统的安全策略 以及比较安全信息和的检查设置信息的至少一个，安全检查执行单元执行所述大数据系统安全检查，并且检查结果分析单元被配置为分析所述大数据系统的安全检查的结果。
-
公开(公告)号：KR1020140041357A
公开(公告)日：2014-04-04
申请号：KR1020130113746
申请日：2013-09-25
Applicant: 한국전자통신연구원
IPC: G05F1/46
CPC classification number: H02M3/1582 , H02H7/1213 , H02M1/44
Abstract: The present invention relates to a system of supplying constant-current DC power to various serial loads which are connected in series. The present invention comprises a constant-current DC power supply part which outputs a preset direct current, a load connection part which has the same rated current as a constant current source, a load connection part which has a less rated current than the constant current source, a load connection part which has a greater rated current than the constant current source, a load connection part which changes from case to case and has a less or greater rated current than a constant current source, and a circuit and an algorithm which protect or control them.
Abstract translation: 本发明涉及向串联连接的各种串联负载提供恒流直流电力的系统。 本发明包括输出预设直流电流的恒流直流电源部分，与恒流源具有相同额定电流的负载连接部分，具有比恒定电流源更小的额定电流的负载连接部分 具有比恒定电流源更大的额定电流的负载连接部，负载连接部，其从情况变化到具有比恒定电流源小的或更大的额定电流;以及电路和算法，其保护或 控制他们
-
公开(公告)号：KR1020080052224A
公开(公告)日：2008-06-11
申请号：KR1020070054309
申请日：2007-06-04
Applicant: 한국전자통신연구원
CPC classification number: G06F9/30036
Abstract: An SIMD(Single Instruction Multiple Data) parallel processor capable of performing an SIMD, an SISD(Single Instruction Single Data), a row and a column operation is provided to adapt efficiently instruction level parallelism by performing the SIMD, the SISD, the row and the column operation respectively according to an application field, and to have better usability, efficiency and flexibility. An SIMD parallel processor includes plural processing units connected to one another. Each processing unit includes an instruction register, an instruction decoder, a register file selection circuit, a function unit and an LSU(Load Store Unit). The instruction register stores instructions inputted via an instruction bus. The instruction decoder decodes the instructions stored by the instruction decoder, and generates a control signal for selecting one among the SIMD, the SISD, the row and the column operation in correspondence with the decoded instructions. The register file selection circuit enables a register file to be matched with the control signal and is operated for transferring data of the enabled register file to an internal output bus of the enabled register file. The function unit processes the data transferred via the internal output bus in response to the control signal. The LSU controls data IO with an external device connected to a data bus and the register file in response to the control signal.
Abstract translation: 提供能够执行SIMD，SISD（单指令单数据），行和列操作的SIMD（单指令多数据）并行处理器，以通过执行SIMD，SISD，行和 列操作分别根据应用领域，并具有更好的可用性，效率和灵活性。 SIMD并行处理器包括彼此连接的多个处理单元。 每个处理单元包括指令寄存器，指令解码器，寄存器文件选择电路，功能单元和LSU（加载存储单元）。 指令寄存器存储通过指令总线输入的指令。 指令译码器对由指令解码器存储的指令进行解码，并根据解码指令产生用于选择SIMD，SISD，行和列操作中的一个的控制信号。 寄存器文件选择电路使得寄存器文件与控制信号匹配，并且被操作用于将启用的寄存器文件的数据传送到使能的寄存器堆的内部输出总线。 功能单元响应于控制信号处理经由内部输出总线传送的数据。 LSU通过连接到数据总线的外部设备和寄存器文件来控制数据IO，以响应控制信号。
-
公开(公告)号：KR100636596B1
公开(公告)日：2006-10-23
申请号：KR1020040097665
申请日：2004-11-25
Applicant: 한국전자통신연구원
CPC classification number: G06F9/3885 , G06F1/32 , G06F1/3287 , G06F9/30141 , G06F9/30156 , G06F9/3822 , G06F9/3824 , Y02D10/171
Abstract: 본 발명은 고에너지 효율 병렬 처리 데이터 패스 구조에 관한 것으로, 특히 고에너지 효율을 위해 다수의 병렬 프로세스 유닛 및 이 프로세스 유닛을 구성하는 다수의 펑크션 유닛을 명령어에 의해 제어하여 병렬 처리로 성능을 향상시킬 수 있고, 필요한 프로세스 유닛 및 펑크션 유닛만 사용하므로 소비 전력을 줄여 에너지 효율을 향상시킬 수 있는 저 전력/고 성능 병렬 처리 데이터 패스 구조를 제공한다. 또한 간단한 명령어 포맷으로 성능과 소비 전력을 동시에 만족할 수 있는 고 에너지 효율 병렬 처리 데이터 패스 구조로서 프로그램에 의하여 하드웨어를 구성할 수 있어 하드웨어 유연성이 우수하다.
프로세서, 병렬 처리, 데이터 패스, 명령어 포맷-
公开(公告)号：KR100515288B1
公开(公告)日：2005-09-20
申请号：KR1020030047184
申请日：2003-07-11
Applicant: 한국전자통신연구원
IPC: G09G3/30
CPC classification number: G09G3/3283 , G09G3/3241 , G09G2310/027 , G09G2330/021
Abstract: 칩 내의 모든 내부회로들이 저전압 하에서 동작되어 저전력 및 고집적도가 가능하고, 패널측의 고전압으로부터 칩 내의 내부회로들을 보호할 수 있는 전류형 능동 구동 유기 EL 소스 드라이버가 개시되어 있는 바, 본 발명에 따른 소스 드라이버는, 데이터 저장을 위한 인에이블신호를 생성하여 출력하는 시프터레지스터부; 외부에서 입력되는 디지털 데이터를 저장하는 데이터래치부; 상기 인에이블신호에 의하여 상기 데이터를 순차적으로 저장한 후 로드신호에 의하여 저장된 데이터를 한꺼번에 병렬로 출력하는 라인래치부; 상기 라인래치부에서 출력된 디지털 데이터를 아날로그 신호로 변환하여 전류신호로서 출력하는 전류형 디지털-아날로그변환부; 및 상기 전류형 디지털-아날로그변환부의 출력을 외부 패널의 소스라인에 전달하고 상기 패널측의 고전압으로 부터 내부회로들을 보호하기 위한 고전압보호수단을 포함하며, 상기 시프트레지스터부, 상기 데이터래치부, 상기 라인래치부, 상기 전류형 디지털-아날로그 변환부 및 상기 고전압보호회로부는 저전압(Normal Voltage) 구동회로들인 것을 특징으로 한다.
-
-
-
-
-
-
-
-
-
Search Results
139
records
(took 0.024 seconds)
