公开(公告)号：DE112019003753T5

公开(公告)日：2021-04-08

申请号：DE112019003753

申请日：2019-07-18

Applicant: IBM

Inventor： REZNICEK ALEXANDER ,  ANDO TAKASHI ,  HASHEMI POUYA

IPC: H01L27/24 ,  H01L21/336 ,  H01L29/78

Abstract: Eine Halbleiterstruktur enthält einen Oxid-ReRAM, der mit einem Drain-Bereich eines Feldeffekttransistors (FET) kointegriert ist. Der Oxid-ReRAM weist einen durch einen spitzen Kegel definierten Spitzenbereich auf, der mit einer facettierten oberen Oberfläche des Drain-Bereichs des FET in Kontakt steht. Dieser Spitzenbereich verstärkt das elektrische Feld des Oxid-ReRAM und hilft daher das Bilden des leitfähigen Filaments des Oxid-ReRAM zu steuern.

公开(公告)号：DE112018004641T5

公开(公告)日：2020-06-04

申请号：DE112018004641

申请日：2018-11-01

Applicant: IBM

Inventor： ANDO TAKASHI ,  YANG CHIH-CHAO ,  BRIGGS BENJAMIN ,  RIZZOLO MICHAEL ,  CLEVENGER LAWRENCE

IPC: H01L45/00

Abstract: Es wird ein Verfahren zum Bilden einer Halbleitereinheit vorgestellt. Das Verfahren umfasst Abscheiden einer isolierenden Schicht über einem Halbleitersubstrat, Ätzen der isolierenden Schicht, um eine Mehrzahl von Gräben zum Aufnehmen eines ersten leitenden Materials zu bilden, Bilden eines resistiv schaltenden Speicherelements über mindestens einem Graben der Mehrzahl von Gräben, wobei das resistiv schaltende Speicherelement eine darauf ausgebildete leitende Abdeckung aufweist, und Abscheiden einer dielektrischen Abdeckung über den Gräben. Das Verfahren umfasst ferner Ätzen von Teilen der isolierenden Schicht, um einen Abschnitt der dielektrischen Abdeckung freizulegen, die über dem resistiv schaltenden Speicherelement ausgebildet ist, Ätzen des frei liegenden Abschnitts der dielektrischen Abdeckung, um die leitende Abdeckung des resistiv schaltenden Speicherelements freizulegen, und Bilden einer Barriereschicht in direktem Kontakt mit dem frei liegenden Abschnitt der leitenden Abdeckung.

公开(公告)号：GB2495606B

公开(公告)日：2015-12-16

申请号：GB201217771

申请日：2012-10-04

Applicant: IBM

Inventor： YAMASHITA TENKO ,  ANDO TAKASHI ,  STANDAERT THEODORUS EDUARDUS ,  KANAKASABAPATHY SIVANANDA ,  KULKARNI PRANITA ,  CHANG JOSEPHINE

IPC: H01L29/78 ,  H01L29/423

Abstract: A transistor, for example a FinFET, includes a gate structure disposed over a substrate. The gate structure has a width and also a length and a height defining two opposing sidewalls of the gate structure. The transistor further includes at least one electrically conductive channel between a source region and a drain region that passes through the sidewalls of the gate structure; a dielectric layer disposed over the gate structure and portions of the electrically conductive channel that are external to the gate structure; and an air gap underlying the dielectric layer. The air gap is disposed adjacent to the sidewalls of the gate structure and functions to reduce parasitic capacitance of the transistor. At least one method to fabricate the transistor is also disclosed.

公开(公告)号：GB2497253B

公开(公告)日：2014-03-19

申请号：GB201305907

申请日：2011-10-03

Applicant: IBM ,  JSR CORP

Inventor： ANDO TAKASHI ,  CHARNS LESLIE ,  CUMMINGS JASON E ,  HUPKA JUKASZ J ,  KOLI DINESH ,  KONNO TOMOHISA ,  KRISHNAN MAHADEVAIYER ,  LOFARO MICHAEL F ,  NALASKOWSKI JAKUB W ,  NODA MASAHIRO ,  PENIGALAPATI DINESH K ,  YAMANAKA TATSUYA

IPC: H01L21/336 ,  H01L21/28 ,  H01L21/3105 ,  H01L21/311 ,  H01L29/66

公开(公告)号：DE102012217491A1

公开(公告)日：2013-04-18

申请号：DE102012217491

申请日：2012-09-26

Applicant: IBM

Inventor： ANDO TAKASHI ,  CHANG JOSEPHINE B ,  KANAKASABAPATHY SIVANANDA K ,  KULKARNI PRANITA ,  STANDAERT THEODORUS E ,  YAMASHITA TENKO

IPC: H01L29/78 ,  H01L21/283 ,  H01L21/336 ,  H01L29/51

Abstract: Ein Transistor, zum Beispiel ein FinFET, weist eine Gate-Struktur auf, die über einem Substrat angeordnet ist. Die Gate-Struktur weist eine Breite und auch eine Länge und eine Höhe auf, welche zwei gegenüberliegende Seitenwände der Gate-Struktur definieren. Der Transistor weist ferner mindestens einen elektrisch leitfähigen Kanal zwischen einer Source-Zone und einer Drain-Zone, welcher durch die Seitenwände der Gate-Struktur hindurch führt; eine dielektrische Schicht, welche über der Gate-Struktur und Abschnitten des elektrisch leitfähigen Kanals angeordnet ist, die außerhalb der Gate-Struktur liegen; und einen Luftspalt auf, der unter der dielektrischen Schicht liegt. Der Luftspalt ist in Nachbarschaft zu den Seitenwänden der Gate-Struktur angeordnet und wirkt so, dass er die parasitäre Kapazität des Transistors verringert. Es wird auch mindestens ein Verfahren zur Herstellung des Transistors offenbart.