公开(公告)号：DE102013105232A1

公开(公告)日：2013-11-28

申请号：DE102013105232

申请日：2013-05-22

Applicant: INFINEON TECHNOLOGIES AG

Inventor： ENGELHARDT MANFRED ,  MAHLER JOACHIM ,  MAYER KARL ,  THEUSS HORST ,  TUTSCH GUENTER

IPC: H01L21/78 ,  H01L21/56 ,  H01L21/60 ,  H01L21/673 ,  H01L23/48

Abstract: Ein Verfahren zum Herstellen eines Chipgehäuses wird bereitgestellt. Das Verfahren aufweisend: Halten eines Trägers (402), aufweisend eine Mehrzahl von Dies (4041, 4042, 4043, ..., 404n-1, 404n); Bilden einer Separation zwischen der Mehrzahl von Dies (4041, 4042, 4043, ..., 404n-1, 404n) mittels Entfernens eines oder mehr Bereiche (422) des Trägers (402) von dem Träger (402) zwischen der Mehrzahl von Dies (4041, 4042, 4043, ..., 404n-1, 404n); Bilden eines Verkapselungsmaterials (434) in dem einen oder den mehreren entfernten Bereichen (428) zwischen der Mehrzahl von Dies (4041, 4042, 4043, ..., 404n-1, 404n Vereinzeln der Dies (4041, 4042, 4043, ..., 404n-1, 404n) durch das Verkapselungsmaterial (434).

公开(公告)号：DE102013103132A1

公开(公告)日：2013-10-02

申请号：DE102013103132

申请日：2013-03-27

Applicant: INFINEON TECHNOLOGIES AG

Inventor： MAHLER JOACHIM ,  PRUECKL ANTON ,  WOMBACHER RALF

IPC: H01L25/16 ,  H01L21/60

Abstract: Eine Chipanordnung wird bereitgestellt, die Chipanordnung aufweisend: einen ersten Chipträger (104); einen zweiten Chipträger (106); einen ersten Chip (108) elektrisch verbunden mit dem ersten Chipträger (104); einen zweiten Chip (112), angeordnet über dem ersten Chipträger (104) und elektrisch isoliert von dem ersten Chipträger (104); und einen dritten Chip (114) elektrisch verbunden mit dem zweiten Chipträger (106); wobei der erste Chip (108) und/oder der zweite Chip (112) elektrisch verbunden werden mit dem dritten Chip (114).

公开(公告)号：DE102013102893A1

公开(公告)日：2013-09-26

申请号：DE102013102893

申请日：2013-03-21

Applicant: INFINEON TECHNOLOGIES AG

Inventor： FUERGUT EDWARD ,  HOSSEINI KHALIL ,  MAHLER JOACHIM

IPC: H01L23/48 ,  H01L21/56 ,  H01L21/58 ,  H01L23/28 ,  H01L23/34 ,  H01L29/68

Abstract: Ein Schaltkreisgehäuse wird bereitgestellt, das Schaltkreisgehäuse aufweisend: einen elektronischen Schaltkreis; einen Metallblock neben dem elektronischen Schaltkreis; eine erste Metallschichtstruktur elektrisch kontaktiert mit mindestens einem ersten Kontakt auf einer ersten Seite des elektronischen Schaltkreises; eine zweite Metallschichtstruktur elektrisch kontaktiert mit mindestens einem zweiten Kontakt auf einer zweiten Seite des elektronischen Schaltkreises, wobei die zweite Seite gegenüberliegend der ersten Seite ist; wobei der Metallblock elektrisch kontaktiert ist mit der ersten Metallschichtstruktur und der zweiten Metallschichtstruktur mittels eines elektrisch leitfähigen Mediums; und wobei das elektrisch leitfähige Medium ein Material verschieden von dem Material der ersten und der zweiten Metallschichtstruktur oder eine Materialstruktur verschieden von dem Material der ersten und der zweiten Metallschichtstruktur aufweist.

公开(公告)号：DE102012111520A1

公开(公告)日：2013-05-29

申请号：DE102012111520

申请日：2012-11-28

Applicant: INFINEON TECHNOLOGIES AG

Inventor： HOSSEINI KHALIL ,  MAHLER JOACHIM ,  MENGEL MANFRED ,  WOWRA THOMAS

IPC: H01L23/485 ,  H01L21/60

Abstract: Ein Chipgehäuse (268) aufweisend einen Chipträger, welcher derart eingerichtet sein kann, einen Chip (202) zu tragen, den Chip (202), angeordnet über einer Chipträgerseite (252), wobei die Chipträgerseite (252) eingerichtet ist, eine elektrische Verbindung mit einer Chiprückseite (206) aufzuweisen; ein Isoliermaterial (224) beinhaltend: einen ersten Isolierbereich (224a), gebildet über einer ersten Chipseitenfläche (226); einen zweiten Isolierbereich (224b), gebildet über einer zweiten Chipseitenfläche (228), wobei die erste Chipseitenfläche (226) und die zweite Chipseitenfläche (228) jeweils an entgegengesetzte Kanten der Chiprückseite (206) angrenzen; und einen dritten Isolierbereich (224c), gebildet über mindestens einem Teil einer Chipvorderseite (204), wobei die Chipvorderseite (204) mindestens einen elektrischen Kontakt (214, 216), gebildet innerhalb der Chipvorderseite (204), aufweist; wobei mindestens ein Teil des ersten Isolierbereichs (224a) über der Chipträgerseite (252) angeordnet ist und wobei der erste Isolierbereich (224a) eingerichtet ist, sich in eine Richtung senkrecht zur ersten Chipseitenfläche (226) weiter als der Chipträger (246) zu erstrecken.

公开(公告)号：DE102008028943B4

公开(公告)日：2012-11-29

申请号：DE102008028943

申请日：2008-06-18

Applicant: INFINEON TECHNOLOGIES AG

Inventor： MAHLER JOACHIM ,  HEIMERL ALFRED ,  WIENEKE-KESSLER ANGELIKA ,  BAUER MICHAEL

IPC: H01L23/50 ,  H01L21/31 ,  H01L23/28 ,  H01L23/488

Abstract: Integrierter Schaltungschip, der konfiguriert ist, auf einem Träger montiert zu werden, wobei der integrierte Schaltungschip folgendes umfaßt: eine erste Oberfläche, konfiguriert zum Montieren an den Träger; einen aktiven Bereich des integrierten Schaltungschips, von der ersten Oberfläche beabstandet; ein Bondpad, über dem aktiven Bereich angeordnet und in elektrischer Kommunikation damit; und eine keramische anorganische beanspruchungspuffernde Schicht, zwischen dem aktiven Bereich und dem Bondpad angeordnet, wobei die beanspruchungspuffernde Schicht Nitride eines Elements aus den Gruppen 4–6 des Periodensystems der Elemente, Boride eines Elements aus den Gruppen 4–6 oder Karbide eines Elements aus den Gruppen 4–6 umfaßt.

公开(公告)号：DE102011056403A1

公开(公告)日：2012-06-14

申请号：DE102011056403

申请日：2011-12-14

Applicant: INFINEON TECHNOLOGIES AG

Inventor： DAECHE FRANK ,  HOEGLAUER JOSEF ,  LANDAU STEFAN ,  MAHLER JOACHIM ,  PRUECKL ANTON

IPC: H01L23/48 ,  H01L21/58 ,  H01L21/60 ,  H01L25/18

Abstract: Eine Die-Anordnung (100) weist auf: einen Träger (101) mit einer ersten Seite (101a) und einer der ersten Seite (101a) gegenüberliegenden zweiten Seite (101b), wobei der Träger (101) eine Öffnung (104) aufweist, welche von der ersten Seite (101a) des Trägers (101) zu der zweiten Seite (101b) des Trägers (101) führt; einen ersten Die (102), der über der ersten Seite (101a) des Trägers (101) angeordnet ist und den Träger (101) elektrisch kontaktiert; einen zweiten Die (103), der über der zweiten Seite (101b) des Trägers (101) angeordnet ist und den Träger (101) elektrisch kontaktiert; und eine elektrische Kontaktstruktur (105), die durch die Öffnung (104) in dem Träger (101) führt und den zweiten Die (103) elektrisch kontaktiert.

公开(公告)号：DE102011053856A1

公开(公告)日：2012-03-29

申请号：DE102011053856

申请日：2011-09-22

Applicant: INFINEON TECHNOLOGIES AG

Inventor： EICHINGER OLIVER ,  HOSSEINI KHALIL ,  MAHLER JOACHIM ,  MENGEL MANFRED

IPC: H01L23/12 ,  H01L23/34

Abstract: Es werden ein Verfahren und ein System zum Minimieren der Trägerbelastung einer Halbleitervorrichtung bereitgestellt. In einer Ausführungsform wird eine Halbleitervorrichtung bereitgestellt, die einen Träger (103), der ein mit einem metallischen Werkstoff (402, 604) beschichtetes Gitternetz (200, 602) aufweist, und einen Halbleiterchip (102), der über dem Träger (103) angeordnet ist, aufweist.

公开(公告)号：DE102011113781A1

公开(公告)日：2012-03-22

申请号：DE102011113781

申请日：2011-09-19

Applicant: INFINEON TECHNOLOGIES AG

Inventor： MENGEL MANFRED ,  MAHLER JOACHIM ,  HOSSEINI KHALIL

IPC: H01L23/488 ,  H01L21/58

Abstract: Eine Vorrichtung enthält ein Halbleiter-Material mit einer ersten Oberfläche. Ein erstes Material ist auf der ersten Oberfläche aufgetragen und ein Fasermaterial ist in dem ersten Material eingebettet.

公开(公告)号：DE102007009521B4

公开(公告)日：2011-12-15

申请号：DE102007009521

申请日：2007-02-27

Applicant: INFINEON TECHNOLOGIES AG

Inventor： EWE HENRIK ,  MAHLER JOACHIM

IPC: H01L23/36

Abstract: Ein Bauteil umfassend die folgenden Merkmale: einen Bauelementträger (110), wobei der Bauelementträger (110) mindestens einen ersten Bauelementträgeranschluss (116) und einen zweiten Bauelementträgeranschluss (118) aufweist, die voneinander isoliert sind; ein auf den Bauelementträger (110) aufgebrachtes Bauelement (120), wobei das Bauelement (120) einen ersten (126) und einen zweiten (128) Bauelementkontakt aufweist, die voneinander isoliert sind; eine auf das Bauelement (120) und auf den Bauelementträger (110) aufgewachsene erste Leitschicht (130), wobei die erste Leitschicht (130) den zweiten Bauelementkontakt (128) und den zweiten Bauelementträgeranschluss (118) elektrisch miteinander verbindet; eine planartechnologisch abgeschiedene Isolationsschicht (360), die zumindest teilweise auf den Bauelementträger (110) und das Bauelement (120) aufgebracht ist, wobei die erste Leitschicht (130) auf der Isolationsschicht angeordnet ist; und ein isolierendes Material (140), das derart auf die erste Leitschicht (130) aufgebracht ist, dass nur ein Teil (132) der ersten Leitschicht (130) bedeckt ist.

公开(公告)号：DE102010000402A1

公开(公告)日：2010-09-09

申请号：DE102010000402

申请日：2010-02-12

Applicant: INFINEON TECHNOLOGIES AG

Inventor： NIKITIN IVAN ,  MAHLER JOACHIM ,  BEHRENS THOMAS

IPC: H01L23/053 ,  H01L21/54

Abstract: Eine Halbleiteranordnung umfasst einen mit einem elektrischen Isolator gekoppelten ersten Chip und eine zwischen dem elektrischen Isolator und dem ersten Chip angeordnete gesinterte wärmeleitende Schicht.