-
公开(公告)号：KR100475077B1
公开(公告)日：2005-03-10
申请号：KR1020020030710
申请日：2002-05-31
Applicant: 삼성전자주식회사
IPC: H01L27/108
CPC classification number: H01L21/02183 , H01L21/02271 , H01L21/02304 , H01L21/02356 , H01L21/31691 , H01L28/55
Abstract: 본 발명은 캐패시턴스를 증대시키면서 누설 전류를 감소시킬 수 있는 캐패시터의 유전막 형성방법을 개시한다. 개시된 본 발명은 하부 전극, 유전막 및 상부 전극으로 구성되는 캐패시터의 유전막 형성방법으로서, 하부 전극 상부에 제 1 유전막을 증착한다음, 상기 제 1 유전막을 결정화시킨다. 그후, 상기 제 1 유전막 상부에 상기 제 1 유전막의 결정성을 부여받도록 제 2 유전막을 에피택셜 성장시킨다.
-
公开(公告)号：KR1020170122346A
公开(公告)日：2017-11-06
申请号：KR1020160051001
申请日：2016-04-26
Applicant: 삼성전자주식회사
IPC: H01L27/108 , H01L21/02 , H01L21/768
Abstract: 반도체소자가제공된다. 반도체소자는제1 전극, 제2 전극, 및상기제1 전극과상기제2 전극사이의유전막을포함하는커패시터를포함한다. 상기유전막은상기제1 전극과상기제2 전극사이의제1 실리콘산화막, 상기제1 전극과상기제1 실리콘산화막사이의제1 고유전막, 및상기제1 고유전막과상기제2 전극사이의제1 알루미늄산화막을포함한다.
Abstract translation: 提供了一种半导体器件。 该半导体器件包括一个电容器，其包括第一电极，第二电极，以及第一电极和第二电极之间的介电膜。 介电层之间包括第一独特导电膜，且所述第一特定导电膜和第一氧化硅膜之间的第二电极，所述第一电极和所述第一电极和权利要求的所述第二电极之间的第一氧化硅膜 1氧化铝膜。
-
公开(公告)号：KR1020160084895A
公开(公告)日：2016-07-15
申请号：KR1020150001126
申请日：2015-01-06
Applicant: 삼성전자주식회사
IPC: H01L27/108 , H01L21/02
CPC classification number: H01L28/65 , H01L21/322 , H01L28/75 , H01L27/10805 , H01L21/02172
Abstract: 반도체소자의제조방법은, 기판상에차례로적층된하부전극, 유전막, 및상부전극을포함하는캐패시터를형성하는것을포함한다. 상기상부전극을형성하는것은상기유전막상에제1 금속질화막을형성하는것, 및상기제1 금속질화막상에제2 금속질화막을형성하는것을포함한다. 상기제1 금속질화막은상기유전막과상기제2 금속질화막사이에개재되고, 상기제1 금속질화막은상기제2 금속질화막보다낮은온도에서형성된다.
Abstract translation: 一种制造半导体器件的方法包括形成包括依次层叠在基板上的下电极，电介质层和上电极的电容器。 形成上电极包括在电介质层上形成第一金属氮化物层，在第一金属氮化物层上形成第二金属氮化物层。 第一金属氮化物层介于电介质层和第二金属氮化物层之间。 在比第二金属氮化物层的温度低的温度下形成第一金属氮化物层。 因此，可以降低半导体器件的漏电流。
-
公开(公告)号：KR1020140113095A
公开(公告)日：2014-09-24
申请号：KR1020130028037
申请日：2013-03-15
Applicant: 삼성전자주식회사
CPC classification number: H01L21/0217 , C23C16/34 , C23C16/401 , C23C16/45531 , C23C16/45553 , H01L21/02164 , H01L21/02189 , H01L21/02211 , H01L21/0228 , H01L28/40
Abstract: The present invention provides a trialkyl silane-based silicon precursor represented by chemical formula 1 below and a method for forming a thin film using the same. In chemical formula 1, each of R^1, R^2, and R^3 is hydrogen or alkyl having 1-5 carbon atoms and all of R^1, R^2, and R^3 are not hydrogen; X is hydrogen, a hydroxyl group, an amide group, an alkoxide group, a halide group, or Si(R′)_3; and R′ may be hydrogen or alkyl having 1-5 carbon atoms.
Abstract translation: 本发明提供由下述化学式1表示的三烷基硅烷系硅前驱体及使用其形成薄膜的方法。 在化学式1中，R 1，R 2和R 3中的每一个是氢或具有1-5个碳原子的烷基，R 1，R 2和R 3中的全部不是氢; X是氢，羟基，酰胺基，醇盐基，卤化物基团或Si（R'）3; 和R'可以是氢或具有1-5个碳原子的烷基。
-
公开(公告)号：KR1020120100397A
公开(公告)日：2012-09-12
申请号：KR1020110019261
申请日：2011-03-04
Applicant: 삼성전자주식회사
IPC: H01L21/3205 , H01L21/02 , H01L21/28 , H01L27/108 , H01L29/51 , H01L49/02
CPC classification number: H01L28/60 , H01L21/02178 , H01L21/02181 , H01L21/02189 , H01L21/02271 , H01L21/0228 , H01L21/28194 , H01L27/10808 , H01L27/10814 , H01L27/10855 , H01L28/40 , H01L29/517 , H01L29/78 , H01L21/32056 , H01L21/02109 , H01L21/02205
Abstract: PURPOSE: A method for forming a dielectric film and a method for manufacturing a semiconductor device using the same are provided to offer the dielectric film in which electrical characteristic and structural stability are improved by mutually compensating disadvantages of active oxidizer and deactivation oxidizer. CONSTITUTION: A substrate is loaded within a processing chamber(S10). A metal precursor is absorbed on the substrate by supplying source gas including the metal precursor within the processing chamber(S20). A preparatory dielectric layer is formed by supplying deactivation oxidizer reacting to the metal precursor absorbed within the processing chamber(S30). A dielectric layer is formed by supplying active oxidizer to the preparatory dielectric layer(S40). The reactivity of the active oxidizer is higher than the deactivation oxidizer. [Reference numerals] (AA) Start; (BB) End; (S10) A substrate is loaded within a processing chamber; (S20) A metal precursor is absorbed on the substrate by supplying source gas including the metal precursor within the processing chamber; (S30) A preparatory dielectric layer is formed by supplying deactivation oxidizer reacting to the metal precursor absorbed within the processing chamber; (S40) A dielectric layer is formed by supplying active oxidizer to the preparatory dielectric layer
Abstract translation: 目的：提供一种形成电介质膜的方法和使用该方法的半导体器件的制造方法，以提供通过相互补偿有源氧化剂和失活氧化剂的缺点来提高电特性和结构稳定性的电介质膜。 构成：将衬底装载到处理室内（S10）。 通过在处理室内供给包括金属前体的源气体，在基板上吸收金属前体（S20）。 通过向停止处理室内吸收的金属前驱体提供失活氧化剂来形成预备电介质层（S30）。 通过向预备电介质层提供活性氧化剂形成电介质层（S40）。 活性氧化剂的反应性高于去活化氧化剂。 （附图标记）（AA）开始; （BB）结束; （S10）将基板装载在处理室内; （S20）通过在处理室内供给包含金属前体的源气体，将金属前体吸收在基板上; （S30）通过向被处理室内吸收的金属前体反应而提供失活氧化剂，形成预备电介质层; （S40）通过向预备电介质层供给活性氧化剂形成电介质层
-
Patent Agency Ranking
公开(公告)号：KR1020100058905A
公开(公告)日：2010-06-04
申请号：KR1020080117490
申请日：2008-11-25
Applicant: 삼성전자주식회사
IPC: H01L21/316
CPC classification number: H01L29/792 , H01L21/28282 , H01L29/4234 , H01L29/513
Abstract: PURPOSE: A semiconductor device including a dielectric layer is provided to offer a doped harfnium dioxide layer having a high dielectric constant by including a doping atom and a tetragonal unit lattices having the ion size bigger than the ion size of a hafnium atom. CONSTITUTION: A doped hafnium oxide layer(110) is located on a substrate(100). A bottom electrode(105) is located between the doped hafnium dioxide layer and a substrate. An upper electrode(120) is located on the doped hafnium dioxide layer. The ion size of the doping atom is bigger than the ion size of the hafnium atom. The doped hafnium dioxide layer comprises the tetragonal unit lattices.
Abstract translation: 目的：提供包括电介质层的半导体器件，通过包括掺杂原子和具有大于铪原子的离子尺寸的离子尺寸的四方晶单位晶格来提供具有高介电常数的掺杂二氧化铪层。 构成：掺杂的氧化铪层（110）位于衬底（100）上。 底部电极（105）位于掺杂的二氧化铪层和基底之间。 上电极（120）位于掺杂的二氧化铪层上。 掺杂原子的离子大小大于铪原子的离子大小。 掺杂的二氧化铪层包括四方晶格单元。
-
公开(公告)号：KR1020080089807A
公开(公告)日：2008-10-08
申请号：KR1020070032424
申请日：2007-04-02
Applicant: 삼성전자주식회사
IPC: H01L27/108
CPC classification number: H01L21/02205 , H01L21/02197 , H01L21/0228
Abstract: A method for manufacturing a semiconductor device and a semiconductor device manufactured thereby are provided to form a thin film at temperature of 400 degrees centigrade and more by using a metal source gas including ketoimine-based ligand. A semiconductor substrate including a transistor, an interlayer dielectric, and a storage node contact is loaded into an inside of a reaction chamber(S110). A first metal source gas is supplied to the inside of the reaction chamber in which the semiconductor substrate is loaded(S120). A first reaction gas is supplied to the inside of the reaction chamber(S130). A second metal source gas is supplied to the inside of the reaction chamber(S140). A second reaction gas is supplied to the inside of the reaction chamber(S150). A thin film of a desired thickness is formed on the semiconductor substrate(S160).
Abstract translation: 提供一种用于制造半导体器件的方法和由其制造的半导体器件，以通过使用包括酮亚胺基配体的金属源气体在400摄氏度和更高的温度下形成薄膜。 包括晶体管，层间电介质和存储节点接触的半导体衬底被加载到反应室的内部（S110）。 第一金属源气体被供给到其中装载半导体衬底的反应室的内部（S120）。 向反应室内供给第一反应气体（S130）。 向反应室内供给第二金属源气体（S140）。 向反应室内供给第二反应气体（S150）。 在半导体衬底上形成所需厚度的薄膜（S160）。
-
公开(公告)号：KR1020080085542A
公开(公告)日：2008-09-24
申请号：KR1020070027223
申请日：2007-03-20
Applicant: 삼성전자주식회사
IPC: H01L21/205
CPC classification number: C23C16/4481 , C23C16/4401 , C23C16/45574
Abstract: A vaporizer for semiconductor manufacturing is provided to reduce the heat of the vaporization chamber and the heater without compromising vaporization efficiency. A vaporizer(100) for semiconductor manufacturing comprises: a vaporization chamber(155) to supply a fluid ejected through a first nozzle(116), while heating and vaporizing the fluid; and vaporization accelerating means to fire carrier through a second nozzle(126) that faces the first nozzle so as to form a vortex(160) by which the fluid is mixed with the carrier. The carrier is ejected toward the direction that faces the fluid substance, at a higher temperature than in the vaporization chamber, so as to cause a vortex to form due to different directions of ejection, and the movement of the vortex generates heat which is transferred to the fluid, so that contamination of the vaporization chamber due to staying of the fluid is prevented, and the heat of the vaporization chamber and the heater(150) can be reduced to a predetermined degree, without compromising the vaporization efficiency.
Abstract translation: 提供了用于半导体制造的蒸发器以减少蒸发室和加热器的热量而不损害蒸发效率。 一种用于半导体制造的蒸发器（100）包括：蒸发室（155），用于在加热和蒸发流体的同时提供通过第一喷嘴（116）喷射的流体; 以及蒸发加速装置，以通过与第一喷嘴相对的第二喷嘴（126）起火载体，以便形成涡流（160），流体与载体混合。 载体在比蒸发室更高的温度下朝向流体物质的方向喷射，从而由于不同的喷射方向而形成涡流，并且涡流的移动产生传递到 流体，从而防止了由于流体滞留导致的蒸发室的污染，并且可以将蒸发室和加热器（150）的热量降低到预定的程度，而不会影响蒸发效率。
-
公开(公告)号：KR100712521B1
公开(公告)日：2007-04-30
申请号：KR1020050069139
申请日：2005-07-28
Applicant: 삼성전자주식회사
IPC: H01L21/8242
CPC classification number: H01L21/02181 , H01L21/02178 , H01L21/022 , H01L21/0228 , H01L21/3142 , H01L21/3162 , H01L21/31645 , H01L28/91
Abstract: 본 발명은 금속-절연체-금속(Metal-insulator-metal: MIM) 커패시터의 제조 방법을 개시한다. 본 발명에 따른 MIM 커패시터의 제조 방법은 반도체 기판상에 콘택 플러그를 구비하는 층간 절연막을 형성하는 단계, 상기 층간 절연막 상에 식각 정지막을 형성하는 단계, 상기 식각 정지막 상에 상기 콘택 플러그를 노출시키는 개구부를 포함하는 몰드막을 형성하는 단계, 상기 개구부의 측면 및 저면에 하부 전극용 제 1 도전막을 형성하는 단계, 상기 제 1 도전막 상에 감광막을 형성하는 단계, 상기 제 1 도전막으로부터 노드 분리된 하부 전극을 형성하는 단계, 상기 몰드막 및 상기 감광막을 제거하는 단계, 상기 하부 전극 상에 복합 유전막을 형성하는 단계, 및 상기 복합 유전막 상에 제 2 도전막을 형성하여 상부 전극을 완성하는 단계를 포함한다. 상기 복합 유전막은 산화하프늄(HfO
2 ) 유전막 및 산화알루미늄(Al
2 O
3 ) 유전막으로 형성되며, 산화하프늄 유전막은 20Å 초과 50Å 미만의 두께를 갖는다. 산화알루미늄 유전막은 소정의 커패시터의 용량을 얻기 위해 설정된 등가 산화 유전막(Toex)의 실두께에서 상기 산화하프늄 유전막의 두께를 뺀 두께로 형성된다.
금속-절연체-금속 커패시터, 하프늄 산화막-
公开(公告)号：KR1020070030434A
公开(公告)日：2007-03-16
申请号：KR1020050085082
申请日：2005-09-13
Applicant: 삼성전자주식회사
IPC: H01L27/108
CPC classification number: H01L21/022 , H01L21/02178 , H01L21/02181 , H01L21/0228 , H01L28/40
Abstract: 쓰루풋이 증가한 유전막 구조물 형성 방법 및 이를 이용한 커패시터 형성 방법에 있어서, 배치 타입의 챔버 내에 다수의 반도체 기판을 로딩하고, 상기 챔버 내에서 상기 다수의 반도체 기판 상에 금속 산화물로 이루어지는 제1 유전막을 형성한다. 이어서, 상기 다수의 반도체 기판에 각각 형성된 제2 유전막 상에 누설 전류를 감소시키기 위한 제2 유전막을 형성한다. 이로써, 제1 유전막 및 제2 유전막으로 이루어진 유전막 구조물을 형성할 수 있다. 상기 유전막 구조물을 배치 타입의 챔버 내에서 형성됨으로써, 쓰루풋이 증가하며 공정을 수행하는데 소요되는 비용을 감소시킬 수 있다.
-
-
-
-
-
-
-
-
-
Search Results
101
records
(took 0.027 seconds)
