公开(公告)号：KR1020070013985A

公开(公告)日：2007-01-31

申请号：KR1020050124043

申请日：2005-12-15

Applicant: 한국전자통신연구원

Inventor： 송정호 ,  백용순 ,  김기수 ,  김성일

IPC: G02B6/42

CPC classification number: G02B6/12004 ,  G02B6/4246 ,  H01L2224/05553 ,  H01L2224/48091 ,  H01S5/005 ,  H01S5/02212 ,  H01S5/0264 ,  H01S5/0265 ,  H01S5/0683 ,  H04B10/40 ,  H01L2924/00014

Abstract: A bi-directional optical module is provided to reduce the number of parts and to allow an alignment error in a wide range, by amplifying an optical signal with a wavelength of 1.5um by using a semiconductor optical amplifier. A bi-directional optical module includes a transmitting optical element(100) aligned on an optical axis of an LD(Laser Diode,102) formed on a substrate(108) and integrated with a semiconductor optical amplifier(106); and a receiving optical element(200) having a PD(Photo Diode,204) of which a light receiving surface is placed vertically to the optical axis of the LD of the transmitting optical element. Therefore, the bi-directional optical module transmits and receives the optical signals with different wavelengths at the same time. A monitor PD(104) is integrally aligned on the optical axis of the LD formed on the substrate.

Abstract translation: 通过使用半导体光放大器，通过放大波长为1.5um的光信号，提供双向光模块以减少部件数量并允许在宽范围内的对准误差。 双向光学模块包括在形成在衬底（108）上并与半导体光放大器（106）集成的LD（激光二极管102）的光轴上对准的透射光学元件（100）。 以及具有PD（光电二极管204）的接收光学元件（200），其中光接收表面垂直于发射光学元件的LD的光轴放置。 因此，双向光模块同时发送和接收具有不同波长的光信号。 监视器PD（104）在形成在基板上的LD的光轴上一体地对准。

公开(公告)号：KR1020050063019A

公开(公告)日：2005-06-28

申请号：KR1020030094071

申请日：2003-12-19

Applicant: 한국전자통신연구원

Inventor： 민병규 ,  이경호 ,  김성일 ,  이종민 ,  주철원

IPC: H01L29/737

CPC classification number: H01L29/66318 ,  H01L29/7371

Abstract: 이종 접합 쌍극자 트랜지스터의 제조 방법에서, 소자 분리 영역을 정의하기 전에 식각이 용이한 제1 유전체층이 기판 전면에 증착된다. 그리고 제1 유전체층과 부컬렉터층이 식각된 후에 상대적으로 식각이 어렵거나 식각 속도가 느린 제2 유전체층이 기판 전면에 증착된다. 이후, 관통구가 형성된 후 제1 및 제2 유전체층의 식각 특성의 차이를 이용하여 제1 유전체층을 제거한다. 이와 같이 하면, 화합물 반도체와 유전체 절연막(제2 유전체층)의 계면에서 발생하는 전력 이득의 감소를 제거할 수 있다.

公开(公告)号：KR100479267B1

公开(公告)日：2005-03-29

申请号：KR1020020080045

申请日：2002-12-14

Applicant: 한국전자통신연구원

Inventor： 홍선의 ,  임종원 ,  김성일 ,  이희태 ,  남은수

IPC: H03F3/45

Abstract: 본 발명은 넓은 주파수 대역폭 및 낮은 입출력 반사 손실을 갖는 트랜스임피던스 증폭기를 개시한다. 개시된 본 발명은, 포토 다이오드에서 발생하는 광 전류를 전기적 신호로 변환시키는 트랜스임피던스 증폭기로서, 광전류를 전압으로 변환, 증폭하는 제 1 증폭부, 상기 제 1 증폭부의 출력을 재차 증폭시키는 제 2 증폭부, 상기 제 2 증폭부의 출력을 제 1 증폭부의 입력단으로 피드백시키는 궤환부, 및 상기 궤환부의 출력 신호를 버퍼링하는 버퍼부를 포함한다.

公开(公告)号：KR1020040057000A

公开(公告)日：2004-07-01

申请号：KR1020020083751

申请日：2002-12-24

Applicant: 한국전자통신연구원

Inventor： 임종원 ,  김성일 ,  홍선의 ,  이희태 ,  남은수

IPC: H01L29/737

Abstract: PURPOSE: A method for manufacturing an HBT(Heterojunction Bipolar Transistor) and the HBT thereby are provided to reduce base resistance by forming a collector electrode on a base electrode and self-aligning an emitter with a base, and to decrease the parasitic capacitance between the base and a collector by reducing the junction surface between the base and collector. CONSTITUTION: A subcollector layer(2), the first etch stop layer(2a), a collector layer(3), a base layer(4), an emitter layer(5), an emitter electrode(8) are sequentially deposited on a substrate(1). The base layer is exposed by selectively etching the emitter layer using the emitter electrode as an etching mask. A base electrode(9) is formed on the base layer and emitter electrode. An undercut is formed at the lower portion of the base electrode by selectively etching the base and collector layer using the base electrode as an etching mask. The subcollector layer is exposed by selectively etching the first etch stop layer. A layer for a collector electrode(10) is deposited on the entire surface of the resultant structure for being self-aligned with the base and emitter electrode.

Abstract translation: 目的：提供一种用于制造HBT（异质结双极晶体管）和HBT的方法，以通过在基极上形成集电极并使发射极与基极自对准，并降低基极电阻 基底和收集器通过减少基底和收集器之间的接合面。 构成：子集电极层（2），第一蚀刻停止层（2a），集电极层（3），基极层（4），发射极层（5），发射极（8） 衬底（1）。 通过使用发射电极作为蚀刻掩模选择性地蚀刻发射极层来暴露基底层。 在基底层和发射极上形成基极（9）。 通过使用基极作为蚀刻掩模选择性地蚀刻基极和集电极层，在基极的下部形成底切。 通过选择性蚀刻第一蚀刻停止层来暴露子集电极层。 在所得结构的整个表面上沉积用于集电极（10）的层，以与基极和发射极自对准。

公开(公告)号：KR100400081B1

公开(公告)日：2003-09-29

申请号：KR1020010073570

申请日：2001-11-24

Applicant: 한국전자통신연구원

Inventor： 김성일 ,  임종원 ,  김해천

IPC: G02B6/42

CPC classification number: G02B6/4201 ,  G02B6/4274 ,  G02B6/4279 ,  H01L2224/48091 ,  H01L2924/30107 ,  H01L2924/3025 ,  H01L2924/00014 ,  H01L2924/00

Abstract: 본 발명의 광전 모듈용 서브마운트는, 광전 소자로부터 입사되는 광을 전기적인 신호로 출력시키기 위한 광전 모듈용 서브마운트에 관한 것이다. 이 광전 모듈용 서브마운트는 유전체 및 신호 연결선을 포함한다. 유전체는 정면 및 바닥면을 갖는 다각 형태로 이루어진다. 신호 연결선은 유전체의 정면 및 바닥면에 부착되며 광전 소자와 전기적으로 연결되어 광전 소자로부터의 신호를 출력시키는 동일한 평면 도파관 구조로 이루어진다.

Abstract translation: 提供了用于输出从光电设备入射的光作为电信号的光电模块的子基板。 基台包括介电材料和互连线。 电介质材料具有包括正面和底面的多边形形状。 互连线连接到电介质材料的正面和底面。 互连线具有共面波导结构并且与光电设备电连接以输出来自光电设备的信号。

公开(公告)号：KR100388489B1

公开(公告)日：2003-06-25

申请号：KR1020010060457

申请日：2001-09-28

Applicant: 한국전자통신연구원

Inventor： 민병규 ,  박성호 ,  김성일 ,  이경호

IPC: H01L21/331

Abstract: PURPOSE: A method for fabricating a heterojunction bipolar transistor is provided to improve planarization and integration, by defining an isolation region through a selective ion implantation process, by growing a base layer and an emitter layer while using a dielectric layer as a mask and by simultaneously forming an emitter electrode, a base ohmic electrode and a collector ohmic electrode. CONSTITUTION: The isolation region(103) is defined in a semi-insulating compound semiconductor substrate(101). A sub collector layer(104) and a collector layer(105) are continuously grown on the compound semiconductor substrate. The collector layer is etched to define an intrinsic base region(106). The first dielectric layer is formed on a side surface and an upper surface of the collector layer. A base region is formed on the collector layer. The second dielectric layer is formed on the base layer(108) to expose the intrinsic base region. The emitter layer(110) and an emitter cap layer(111) are formed on the exposed base region. The first dielectric layer and the collector layer are etched to form an open region(112) for a collector electrode. A primary collector electrode(113) is formed in the open region for the collector electrode. The second dielectric layer is etched to expose an outer base region of the base region so that an open region(114) for a base electrode is formed. The emitter electrode(115), the base electrode(116) and a secondary collector electrode(117) are simultaneously formed on the emitter cap layer, the open region for the base electrode and the primary collector electrode.

Abstract translation: 目的：提供一种制造异质结双极晶体管的方法，以通过选择性离子注入工艺限定隔离区，通过在使用介电层作为掩模并同时生长基极层和发射极层的同时，通过同时 形成发射极电极，基极欧姆电极和集电极欧姆电极。 构成：隔离区（103）被限定在半绝缘化合物半导体衬底（101）中。 在化合物半导体衬底上连续生长子集电极层（104）和集电极层（105）。 刻蚀集电极层以限定内部基极区（106）。 第一介电层形成在集电极层的侧表面和上表面上。 在集电极层上形成基极区域。 第二电介质层形成在基层（108）上以暴露本征基区。 发射极层（110）和发射极覆盖层（111）形成在暴露的基极区上。 蚀刻第一介电层和集电极层以形成用于集电极的开放区域（112）。 主集电极（113）形成在集电极的开放区域。 蚀刻第二电介质层以暴露基极区域的外部基极区域，从而形成用于基极的开放区域（114）。 发射极电极（115），基极电极（116）和次级集电极电极（117）同时形成在发射极覆盖层，基极电极和主集电极电极的开路区域上。

公开(公告)号：KR102261740B1

公开(公告)日：2021-06-09

申请号：KR1020170027956

申请日：2017-03-03

Applicant: 한국전자통신연구원

Inventor： 윤형섭 ,  민병규 ,  강동민 ,  김성일 ,  김해천 ,  안호균 ,  이종민 ,  김동영 ,  이상흥 ,  임종원 ,  장우진 ,  지홍구

IPC: H01L29/778 ,  H01L21/02 ,  H01L21/027 ,  H01L29/66 ,  H01L29/423 ,  H01L29/45 ,  H01L21/762

公开(公告)号：KR102211392B1

公开(公告)日：2021-02-04

申请号：KR1020160016412

申请日：2016-02-12

Applicant: 한국전자통신연구원

Inventor： 김동영 ,  강동민 ,  김성일 ,  김해천 ,  도재원 ,  민병규 ,  안호균 ,  윤형섭 ,  이상흥 ,  이종민 ,  임종원 ,  장유진 ,  정현욱 ,  조규준 ,  주철원

IPC: H01Q9/04 ,  H01Q13/10 ,  H01Q13/20 ,  H01Q1/38

Abstract: 본발명은패치안테나에관한것으로, 본발명의일 실시예에따른패치안테나는, 복수의유전체층들이적층된다층기판; 상기다층기판의중심영역의외부에서, 상기복수의유전체층들사이에개재된적어도하나의금속패턴층; 상기다층기판의상부면상에배치되고, 상기중심영역내에위치하는안테나패치; 상기다층기판의하부면에배치된접지층; 상기복수의유전체층들을관통하여상기금속패턴층과상기접지층을전기적으로연결하고, 상기중심영역을에워싸는복수의연결비아패턴들; 상기다층기판의상부면상에배치되고상기중심영역외부에위치하는제1 전송선로부와, 상기다층기판의상부면상에배치되고상기중심영역내에위치하는제2 전송선로부를포함하는전송선로; 및상기다층기판의중심영역내에서상기제2 전송선로부의아래에위치하는임피던스변환기를포함할수 있다.

公开(公告)号：KR102120760B1

公开(公告)日：2020-06-09

申请号：KR1020180064511

申请日：2018-06-04

Applicant: 한국전자통신연구원

Inventor： 김성일 ,  박정민 ,  송민제 ,  송민협 ,  심재식 ,  안준태

IPC: H04B10/2575 ,  H04B10/508 ,  H04B10/85

公开(公告)号：KR101903509B1

公开(公告)日：2018-10-05

申请号：KR1020120075571

申请日：2012-07-11

Applicant: 한국전자통신연구원

Inventor： 윤형섭 ,  민병규 ,  임종원 ,  안호균 ,  이종민 ,  김성일 ,  문재경 ,  남은수

IPC: H01L21/336 ,  H01L29/778

CPC classification number: H01L21/28008 ,  H01L21/28587 ,  H01L29/42316 ,  H01L29/66863

Abstract: 본발명은소자의누설전류를감소시키고소자의항복전압이개선된고성능의전계효과형화합물반도체소자의제조방법에관한것으로, 상기전계효과형화합물반도체소자의제조방법은기판상에, 활성층과, 오믹층을적층하고, 상기오믹층상에제1 산화막층을형성하는단계와, 상기제1 산화막층, 상기오믹층및 상기활성층의소정영역에수직으로메사영역을형성하는단계; 상기메사영역에질화막을증착하여질화막층을형성한후, 상기메사영역을평탄화하는단계; 상기제1 산화막층상에오믹전극을형성하는단계와, 상기오믹전극이형성된반도체기판상에제2 산화막층을형성한후, 미세게이트레지스트패턴을형성하고, 제1산화막층, 질화막층및 제2 산화막층의 3층절연층을건식식각하여언더컷(under-cut) 형상의프로파일을갖는미세게이트패턴을형성하는단계와, 상기미세게이트패턴이형성된반도체기판상에공중합체레지스트를도포하여감마형게이트전극의헤드패턴을형성하여게이트리세스영역을형성하는단계및 상기게이트리세스영역이형성된반도체기판상에내열성금속을증착하여감마형게이트전극을형성하는단계를포함한다.